行业背景：存储市场进入全面涨价与技术升级周期 - 过去数月，存储市场迎来罕见的全面涨价，无论是通用DRAM还是NAND闪存，从PC、手机到企业级SSD，全线价格都在快速抬升 [2] - AI服务器与高密度存储需求的叠加增长，导致上游产能吃紧、库存转向健康区间，原本低迷的存储周期正在被迅速推高 [2] - 在此背景下，NAND厂商对下一代技术路线的判断愈发关键，任何节点上的领先与落后都将直接放大为未来两三年的成本与性能竞争差距 [3] 技术转折点：混合键合（Hybrid Bonding）成为300层以上NAND的必选项 - 当NAND层数突破300层后，传统的单片制造架构（如PUC）开始遭遇系统性瓶颈，外围电路需承受整个堆叠制程的高温考验，导致晶体管性能退化、良率恶化和可靠性问题 [8] - 混合键合工艺将存储单元晶圆和外围电路晶圆分别制造，然后通过纳米级精度的对准和键合结合在一起，外围电路不再需要承受高温工艺，两者可独立优化，显著缩短生产周期 [8] - 这项技术从“可选项”变成了“必选项”，因为300层是传统PUC架构的一个临界点，超过此层数后良率和可靠性问题变得难以控制 [24] 主要厂商的技术路线与竞争格局 三星电子（Samsung） - 选择了最激进的路线：在追求超高层堆叠的同时，大规模导入混合键合技术，其400多层V10 NAND采用双串堆叠架构结合混合键合外围单元（CoP） [15] - V10 NAND的接口速度达到5.6 GT/s，比V9提升75%，内存密度达到28.2Gbit/mm² [11] - 激进策略带来巨大工艺挑战，V10需要在-60℃至-70℃的超低温环境下进行蚀刻，导致原定2024年底量产的计划推迟至2025年上半年 [15] - 公司计划在2030年开发出1000层NAND闪存 [27] 铠侠（Kioxia）与西部数据（Western Digital） - 选择了更加稳健的推进策略，其CBA（CMOS直接键合阵列）架构于2023年开始应用于218层的第八代BiCS 3D NAND [16] - 近期发布的332层第十代3D闪存，位密度提高了59%，达到29Gbit/mm²，NAND接口速度达到4.8Gb/s，比第八代产品提升33% [5] - 通过结合Toggle DDR6.0接口标准等技术，输入功耗降低10%，输出功耗降低34% [11] - 公司计划到2031年大规模生产层数超过1000层的3D NAND，并设定了在2027年前完成该技术节点研发的激进目标 [16][27] SK海力士（SK Hynix） - 做出了颠覆性决定：在300层NAND节点（V10）提前导入混合键合技术，这原本被业界认为会在400层之后才会启动 [3] - 决策的紧迫性来自竞争对手的压力：三星的400+层威胁、铠侠CBA的量产成功，以及长江存储的工艺积累 [18] - 市场需求是直接推动力，由于企业级SSD需求激增，工厂已接近满负荷运转，公司计划2025年通过V10测试线完成研发，并于2026年初开始全面量产 [18] - 公司计划在2025年将每月4万至6万片12英寸晶圆的产能转换为V9产能 [18] 长江存储（YMTC） - 从2018年就开始将名为Xtacking的混合键合技术应用于64层NAND，起步即采用先进架构的策略让其工艺成熟度一度领跑 [17] - 在全球NAND厂商普遍缩表的2024年选择逆势扩张，加大投入扩充产能，并在架构成熟度、良率控制和成本效益方面形成了独特的竞争优势 [17] 核心驱动因素：为何混合键合在2024-2025年成为焦点 - 企业级SSD需求爆发式增长，AI大模型的崛起是根本推动力，例如OpenAI的GPT-4由近2万亿个参数构建，基于约13万亿个标记进行训练 [20] - 企业级应用对NAND的要求更加苛刻：更高的容量密度、更快的接口速度、更低的功耗、更好的可靠性 [20] - 传统PUC架构在300层以上面临极限，工艺复杂度（如超低温蚀刻）和成本效益问题凸显，迫使行业转向混合键合 [24] - 2024-2025年是关键的产能窗口期，各大厂商需在此期间完成技术升级以抓住市场机遇并保持竞争力 [25] 技术挑战与未来方向：迈向1000层堆叠 - 实现1000层堆叠需要突破深宽比蚀刻技术的极限，通道孔深度可能达到15-20微米，深宽比将冲向100:1甚至200:1 [28] - 需要解决Z轴方向的“极限缩放”问题，通过材料与沉积技术压缩每层厚度，使总高度“可能接近当今200-250层水平” [28] - 必须解决单元间干扰问题，采用气隙（air-gap）技术和电荷陷阱层分离技术（CT splitting）以提高堆叠层数和为未来更高比特密度单元（如PLC）奠定基础 [29] - 混合键合为实现存储阵列层与外围电路层可分离制造、各自采用最优工艺节点打开了空间，未来可能出现多阵列CBA堆叠、异构键合等创新方案 [29] 关键设备与量测技术支撑 - 低温蚀刻（Cryo Etch）是实现高深宽比结构的关键，Lam Research的第三代Cryo 3.0在蚀刻速率上提升约2.5倍，轮廓精度提升两倍 [33] - 东京电子（TEL）的最新低温蚀刻设备可在-70℃下工作，仅需33分钟完成10微米深度的高AR蚀刻 [33] - 红外光散射计量（IRCD）成为量产中主流的非破坏性检测技术，用于测量通道孔内部形貌 [34] - 高着陆能电子束（HE e-beam）系统和X-ray CT技术用于更深结构的缺陷检测和三维重建 [35] - 虚拟量测（virtual metrology）通过大规模模拟优化工艺窗口，加快产品从开发到量产的节奏 [35] - 国产设备厂商如青禾晶元，其62HB系列W2W混合键合设备凭借优于100nm的超高键合精度与强大的翘曲控制能力，提供了关键的国产化解决方案 [36] 行业展望：超越层数竞赛，进入综合优化时代 - 堆叠层数依旧是首要目标之一，但随着混合键合的应用成熟，架构创新（如与HBM对标的HBF）也被提上日程，为AI闪存应用带来新的可能 [38] - 行业在追求极限层数的同时，需解决成本问题，随着层数增加，单位比特的成本下降速度开始放缓 [38] - 未来的NAND发展将是层数、架构、材料、工艺的综合优化，涉及逻辑扩展（增加每单元比特数）、物理扩展（改变单元结构）、性能扩展（提升I/O速度和带宽） [38] - 混合键合以及千层堆叠不仅是技术的竞赛，更是产业智慧的较量，谁能在多个维度找到最优解，谁就能在下一个十年的NAND竞争中占据制高点 [38]

文章核心观点 - 高通公司通过收购Ventana Micro Systems，旨在增强其在RISC-V指令集架构方面的专业能力，以推进RISC-V标准及生态系统发展，并强化其CPU实力，特别是在人工智能时代各业务领域的领先地位 [2] - 此次收购被视为高通在为其各类产品提供业界领先的基于RISC-V的CPU技术道路上的关键一步，可能预示着其将在定制Arm内核之外，推出高性能的RISC-V内核作为替代方案 [2][3] 收购事件与战略意图 - 高通技术公司宣布收购RISC-V CPU设计公司Ventana Micro Systems Inc，具体收购条款尚未披露 [2][3] - 收购旨在将Ventana在RISC-V指令集架构开发方面的专业知识融入高通，以增强其CPU实力，并与高通正在进行的RISC-V和定制Oryon CPU开发形成互补 [2] - 高通计划继续开发Ventana的RISC-V CPU设计，同时继续开发其骁龙X系列芯片中使用的定制Arm架构Oryon内核 [3] Ventana Micro Systems的技术背景 - Ventana成立于2018年，已开发出几代主要面向数据中心和企业应用的高性能RISC-V CPU设计 [3] - Ventana的Veyron V2芯片组设计最多可容纳32个RISC-V RVA23兼容的CPU核心，最高主频可达3.85 GHz，每个核心配备高达1.5 MB的L2缓存，并共享128 MB的L3缓存 [5] - 每个核心配备一个基于RVV 1.0规范的512位向量单元，以及一个用于AI和机器学习应用的定制矩阵运算加速器，该矩阵单元每个核心每GHz的运算能力为0.5 TOPS (INT8) [5] - 对于高性能应用，Ventana的设计允许将多个芯片组装成系统级封装 [6] - Ventana的V2芯片原计划于2024年下半年投产，但公司网站目前显示预计将于2026年初面世 [6] - Ventana还预告了下一代Veyron V3芯片设计，承诺时钟速度可达4.2 GHz，并配备支持FP8数据类型的增强型矩阵数学单元 [6] 高通在RISC-V领域的既有基础与未来方向 - 高通多年来一直在研究RISC-V指令集架构，早在2019年发布的骁龙865芯片中就开始在其SoC中使用RISC-V微控制器 [5] - 2023年，高通与谷歌展开合作，旨在为可穿戴设备带来低功耗、高性能的基于RISC-V的芯片 [5] - 收购Ventana预示着高通未来可能会推出性能更强大的RISC-V处理器 [5] - 高通于2024年5月宣布重返数据中心CPU领域，相关产品预计将基于其2021年收购Arm CPU供应商Nuvia时获得的核心技术 [6] 行业背景与潜在影响 - 此次收购可能旨在推出RISC-V架构的Arm替代方案 [3] - 高通与Arm存在法律纠纷：2022年，Arm起诉高通侵犯其与Nuvia相关的许可协议，但陪审团在2023年底裁定高通胜诉，同年10月法官驳回了Arm的上诉 [6] - 高通对Arm提起的反诉仍在进行中，但收购Ventana为高通提供了在双方关系恶化时的一个潜在技术替代方案 [7]

文章核心观点 - 英伟达不同性能等级的AI芯片（H200、H20、B200）对华出口许可的变化，成为衡量中美在人工智能领域竞争关系的关键指标 [2] 美国对华AI芯片出口政策演变 - 2024年12月8日，美国特朗普政府解除了对中国的全面出口禁令，允许英伟达向中国“获准客户”出售其H200芯片 [2] - 此前，美国政府（包括特朗普和拜登执政期间）曾利用技术规范限制阻止中国构建与西方匹敌的人工智能基础设施，并一度禁止了专为中国设计的H20芯片的出口 [4] - 对于英伟达当前的旗舰芯片B200，特朗普表示在批准H200出口时“不包含在此次交易中”，但其曾表示会考虑允许向中国出口精简版的B200芯片 [5] 英伟达各款AI芯片的性能与市场定位 - **H200芯片**：属于Hopper系列的终极版本，是人工智能计算机部署爆炸式增长的基石，于2024年投入大规模部署，全球新建大型数据中心的大部分工作基于H200硬件完成 [2] - **H20芯片**：是Hopper设计的衍生产品，专为应对美国对华芯片性能限制而设计，存在内存容量和访问速度较慢等关键缺陷 [4] - **B200芯片**：属于Blackwell系列，是英伟达当前的旗舰产品，于2024年底上市，市场对其需求强劲，使英伟达最近一个季度的数据中心业务收入达到512亿美元，同比增长66% [5] 中国市场动态与英伟达的处境 - 受美国政策及中国本土化采购要求影响，英伟达表示其在中国庞大的数据中心市场没有接到任何订单 [4] - 英伟达联合创始人黄仁勋曾在8月份估计，到2025年，中国数据中心市场规模将达到500亿美元 [4] - 英伟达B200芯片在最近一个季度的销量超过了其最接近的竞争对手英特尔和AMD的年度总销量 [5]

文章核心观点 - 人工智能基础设施建设正驱动半导体行业进入前所未有的“千兆周期”，其扩张规模远超历史上的个人电脑、智能手机和云计算周期，预计将在2028-2029年推动全球半导体收入突破1万亿美元大关 [2][6] - 此次扩张由人工智能需求驱动，其特点是计算、内存、网络和存储等所有主要半导体类别同步增长，重塑了整个行业的经济格局和价值链 [4][7][23] - 行业领袖和主要公司（如AMD、英伟达、博通）均大幅上调长期市场预测，预计人工智能基础设施市场规模将在未来数年内达到数万亿美元 [2][8][9] 半导体千兆周期的定义与独特性 - “千兆周期”指由人工智能基础设施建设驱动的、半导体行业有史以来规模最大的市场扩张，其绝对美元数额和对价值链各环节的影响范围均远超以往增长时期 [4][6] - 与过去周期（如个人电脑惠及微处理器、智能手机推动移动处理器）不同，人工智能工作负载的架构要求同时在计算、内存、网络和存储方面造成瓶颈，驱动每个细分市场同步扩张 [7][23] - 到2026年，数据处理硅芯片（包括CPU、GPU、ASIC等）的收入预计将首次超过全球半导体总收入的一半，标志着数据中心和人工智能工作负载成为行业新重心 [3][7] 整体市场规模预测 - 全球半导体收入预计将从2024年的约6500亿美元增长至本十年末（2028-2030年）的1万亿美元以上 [2][6] - AMD首席执行官预测，到2030年，涵盖CPU、GPU、ASIC和网络的人工智能硬件市场规模将超过1万亿美元 [2][8] - 英伟达给出更宏大的预期，认为未来五年人工智能基础设施市场规模将达到3万亿至4万亿美元 [2][9] - 仅专用人工智能加速器市场，预计将从2024年的不足1000亿美元增长至2029-2030年的3000亿至3500亿美元 [3][8] 主要增长驱动力：计算基础设施 - **GPU市场**：英伟达预计其GPU出货量在2025年增长约85%，2026年再增长50%至60%，并目标到2030年公司年收入超过6000亿美元 [11] - **人工智能服务器市场**：预计将从2024年的约1400亿美元增长至2030年的8000亿至8500亿美元，复合年增长率超过30% [3][11] - **定制芯片（ASIC）市场**：预计到2027年，领导者的收入复合年增长率将达119%，远超AI GPU 82%的预期增长率；定制芯片占超大规模数据中心资本支出的比例预计将从2023年的2%升至2027年的13% [12] - **CPU市场复兴**：服务器CPU市场规模预计以18%的复合年增长率，从2025年的260亿美元增长至2030年的约600亿美元，人工智能的兴起预计将在2030年前带来约300亿美元的CPU增量收入 [14][15] 网络与连接架构 - 预计到2030年，不包括存储的网络硅芯片市场规模将达到约750亿美元 [16] - 仅人工智能数据中心交换机市场规模，预计将从2024年的约40亿美元增长至2030年的约190亿美元，复合年增长率近30% [16] - 光互连市场（光收发器）预计到2030年规模将达到220亿至270亿美元，更乐观预测在2030年代初超过300亿美元 [16] - 预计到2029年，人工智能网络端口数量将增长至约1.5亿个，年复合增长率约为40-50% [16] 内存与存储 - **高带宽内存（HBM）**：市场规模预计从2024年的约160亿美元增长至2030年的超过1000亿美元；到2030年，HBM预计将贡献DRAM行业总收入的一半左右，目前占比不足20% [3][17] - **企业存储**：人工智能服务器需求将推动企业级服务器固态硬盘（SSD）需求在2030年前增长7到11倍；企业级SSD市场规模预计到2030年将接近400亿美元中段，高于目前的十几亿美元 [18] - **系统级内存**：超大规模数据中心预测到2026年服务器DRAM增长率将达到约50%；DRAM和NAND闪存的供应紧张状况预计持续到2027年 [19] 制造、封装与供应链 - 预计到2025年，300毫米晶圆制造设备投资将首次超过1000亿美元，到2028年攀升至约1400亿美元；2026年至2028年累计支出将超过3000亿美元 [21] - 到2028年，先进工艺产能（7纳米及以下）有望增长近70%，仅先进节点工艺设备的年支出预计到2028年就将超过500亿美元 [21] - 台积电的CoWoS（芯片封装）产能预计将从2025年底到2026年底增长超过60% [4][21] - 全球半导体公司计划到2030年新建价值约1万亿美元的制造工厂；仅美国半导体产业已宣布超过5000亿美元的私人部门投资用于提升国内产能 [21] 市场扩张的广泛影响 - 人工智能预计未来几年将为半导体市场带来超过5000亿美元的增量收入 [22] - 到2030年，数据中心累计资本支出预计达到约6.7万亿美元，其中约5万亿美元用于建设人工智能就绪型设施；年度支出峰值将达到9000亿美元 [22] - 人工智能系统的瓶颈驱动特性确保了价值获取能够同时扩展到内存、存储、网络和封装等价值链的每个环节，使整个半导体生态系统受益，而非零和博弈 [4][22][23]

行业背景与技术挑战 - 人工智能时代对高性能、低功耗存储器需求凸显，基于自旋轨道力矩写入机理的磁随机存储器因其超高速、低功耗及无限次擦写特性，成为缓存级非易失存储芯片研发热点 [1] - 行业知名研究机构及领先代工厂已在SOT-MRAM领域探索多年，中国公司如驰拓科技、致真存储、凌存科技等也在研发相关技术 [1] - 已披露的各类SOT-MRAM技术路线普遍面临制造良率瓶颈、器件性能与可靠性指标难以兼顾等挑战 [1] - 具有垂直磁化的磁性隧道结是高密度SOT-MRAM的主流技术路径，但与自旋轨道功能材料结合后隧道磁电阻率较低，导致芯片读窗口低、读取速度难以匹配亚纳秒级写入速度，阻碍了高密度SOT-MRAM的商业化 [1] 驰拓科技的技术突破 - 公司研发团队成功突破垂直磁化体系技术瓶颈，通过优化轨道层结构，在垂直型SOT-MRAM薄膜中实现了高于200%的隧道磁电阻率 [2] - 在12英寸晶圆上的存储器件隧道磁电阻率也可达168%，读窗口关键指标比肩各头部代工厂已规模量产的STT-MRAM，完全满足产品开发需求 [2] - 该新型SOT-MRAM实现了2纳秒高速写入，0.9皮焦比特功耗，几乎无限次擦写次数和常温下10年以上的数据保持能力 [2] - 公司公开了一种新型自对准存储器件技术，依托此架构的优越工艺窗口，可从根源上解决标准SOT-MRAM器件难以获得高存储位元良率的核心挑战，为SOT-MRAM提供了一种类似STT-MRAM的制造方案，可轻松实现产品级器件良率准入门槛 [3] - 相关技术研判参考了近期发表在IEEE Electron Device Letters上的两篇学术文章 [6] 公司概况 - 浙江驰拓科技有限公司成立于2016年，是中国MRAM新型非易失存储芯片技术研发、生产制造的领军企业 [7] - 公司官网显示其已实现多款STT-MRAM产品的量产 [7]

技术突破 - 世界领先的半导体研发机构imec首次成功展示了利用极紫外光刻技术在整片300mm晶圆上制备固态纳米孔的成果 这是实现其低成本大规模生产的关键一步 [2][3] - 该团队将极紫外光刻技术与基于间隔层的刻蚀技术相结合 在300mm晶圆上制备了直径小至约10纳米的高度均匀纳米孔 实现了纳米级的精度和可重复性 [3] - 将纳米孔嵌入氮化硅膜中 并在水性环境中利用DNA片段进行易位实验 证实了其具有高信噪比和优异的润湿性能 验证了对生物材料的传感性能 [3] 技术优势与应用前景 - 固态纳米孔是蚀刻在氮化硅膜上的微小孔洞 宽度仅为几纳米 当浸入液体并连接电极时 单个分子通过可产生可实时分析的电信号 实现无需标记的单分子检测 [2] - 与由脂质膜中蛋白质形成的生物纳米孔相比 固态纳米孔凭借其稳健性 可调控性和与半导体制造的兼容性 克服了稳定性及集成性挑战 成为可扩展 高通量传感的理想选择 [2] - 纳米孔孔径易于调节 应用范围十分广泛 从病毒鉴定到DNA和蛋白质分析均可胜任 是下一代诊断 蛋白质组学 基因组学乃至分子数据存储应用的关键 [2] - 该技术有望实现快速诊断 个性化医疗和分子指纹识别 为医疗保健及其他领域的高通量生物传感器阵列打开了大门 [3][4] 后续开发与规划 - imec目前正在开发一种采用可扩展流体控制技术的模块化读出系统 旨在为相关应用的化学开发提供平台 并邀请生命科学工具开发者使用该平台测试概念和需求 [4] - 在2026年IEEE国际固态电路会议上 将发表论文展示imec开发的概念验证ASIC读出芯片 该芯片为256通道事件驱动读出 在1 MHz带宽内具有193 pArms噪声 以支持下一代定制纳米孔 [4]

文章核心观点 - 日本大日本印刷株式会社开发出新型模板材料，可与佳能纳米压印设备配合用于制造1.4纳米芯片，该技术有望将先进半导体制造能耗降低90%，并大幅降低AI芯片制造成本 [2] 技术突破与细节 - 大日本印刷株式会社计划于2027年开始批量生产用于1.4纳米芯片制造的模板材料 [2] - 该材料旨在与佳能的纳米压印芯片制造设备配合使用 [2] - 传统上，制造尖端芯片需要ASML生产的极紫外光刻设备，其单价高达数亿美元 [2] - 光刻工艺占芯片制造总成本的30%到50% [2] - 电路尺寸越小，所需紫外光照射次数越多，导致功耗增加 [2] - 佳能的纳米压印设备比EUV光刻设备耗电量更低，单价估计为数十亿日元（10亿日元约合640万美元），远低于EUV光刻成本 [2] - 此前纳米压印工艺被认为与2纳米及更先进芯片不兼容，但大日本印刷株式会社的开发解决了此问题 [2] 市场现状与挑战 - 纳米压印技术因模板与晶圆直接接触，杂质易导致缺陷，且提高速度是挑战 [3] - 存储芯片制造商铠侠控股等公司已引入纳米压印设备用于测试，但尚未有公司将其应用于大规模生产线 [3] - 三星电子和台积电计划分别于2027年和2028年开始量产下一代1.4纳米芯片，应用于AI数据中心和自动驾驶系统 [3] - 三星和台积电对纳米压印技术感兴趣，但其工厂按传统光刻设备设计，生产方式转变存在高障碍 [3] - 纳米压印设备需具备令人信服的经济效益才能得到广泛应用 [3] - ASML目前占据全球光刻设备市场90%的份额，佳能和尼康曾主导该市场 [3] 产业链机遇与进展 - 若纳米压印市场未来扩张，可能为大日本印刷株式会社等材料制造商创造机遇 [4] - 富士胶片控股公司已宣布计划进军该市场，生产用于电路形成过程中晶圆上的材料 [4] - 佳能于2024年向德克萨斯电子研究所交付了其首台纳米压印光刻设备，该研究所是包括英特尔等半导体公司的公私合营组织 [4]

公众号记得加星标⭐️，第一时间看推送不会错过。 据《连线》杂志报道，两位直接了解该协议的消息人士透露，英特尔已签署一份收购人工智能芯片初 创公司SambaNova Systems的意向书。 意向书的具体内容尚不清楚。该协议不具约束力，这意味着交易尚未最终敲定，可以无条件解除。从 获得监管部门批准、完成责任审查到完成财务尽职调查，可能需要数周甚至数月的时间。 英特尔有意收购这家初创公司的消息最早由彭博社于10月下旬报道。当时，双方的谈判尚处于早期阶 段。报道指出，SambaNova的售价可能低于该公司在2021年4月公布的50亿美元估值。 89 亿美元的注资，计划用于扩大国内半导体制造规模。 参考链接 https://www.wired.com/story/intel-signs-term-sheet-sambanova-ai/ （来 源 ：编译自wired ） 值得注意的是，英特尔首席执行官陈立武目前担任SambaNova Systems的执行董事长。英特尔正在 分拆成立独立基金的英特尔资本也投资了SambaNova Systems。SambaNova的另一位投资者——日 本软银集团——今年早些时候对英特尔进 ...

海光信息终止吸收合并中科曙光 - 海光信息公告终止通过发行A股股票换股吸收合并其第一大股东中科曙光（持股27.96%）并募集配套资金的交易 [2] - 终止原因为交易规模大、涉及方多，方案论证历时较长，且当前市场环境较筹划之初发生较大变化，实施条件尚不成熟 [3][4] - 终止交易不影响双方后续持续合作，双方生产经营情况正常，将在系统级产品应用上建立更紧密合作关系 [4] 原定整合的战略目标与协同效应 - 整合旨在优化从芯片到软件、系统的产业布局，汇聚产业链资源，实现“强链补链延链” [2] - 中科曙光的系统集成能力将增强与海光高端芯片的协同，推动国产芯片在政务、金融、通信、能源等关键行业规模化应用 [3] - 双方计划在研发、供应链、市场销售资源等方面叠加发力，共同投入高端芯片及解决方案研发，提升一体化技术方案竞争力 [3] - 整合符合全球产业链延伸趋势，旨在巩固和扩大两家公司在国产算力产业的积淀，推进算力产业融合发展和国产化进程 [3] 终止后的业务发展策略 - 海光信息将继续以高端芯片产品为核心，联合包括中科曙光在内的产业链企业推进“芯片-硬件-软件”核心技术壁垒建设 [4] - 公司将通过多种方式聚集核心优势力量共同投入到AI全栈产品及解决方案研发中，把握AI产业发展趋势 [4] - 行业观点认为，双方已形成“分工互补”格局，分别占据底层芯片与计算系统关键位置，各自有充足发展空间，能满足多元算力需求 [4] 思瑞浦终止收购奥拉半导体 - 思瑞浦公告终止筹划收购奥拉半导体的重大资产重组事项，认为实施条件尚未完全成熟 [10] - 奥拉半导体专注于模拟及数模混合芯片，产品线覆盖时钟芯片、电源管理芯片、传感器芯片和射频芯片四大领域 [7] 原定收购的协同价值与目标 - 收购旨在增强思瑞浦在数据中心、AI服务器、5G通信等领域的系统级解决方案能力 [7] - 在AI领域，双方产品可形成模拟全套解决方案，覆盖该领域国内超200亿元市场需求 [7] - 协同效应体现在三大维度：市场销售互补（境内+海外网络）、供应链与工艺升级（利用思瑞浦12寸COT平台优化成本与性能）、研发能力赋能（资源共享与能力互补） [8]

文章核心观点 - 半导体技术发展的瓶颈已从晶体管微缩转向互连，先进封装成为新的前沿领域 [2] - 硅中介层和硅通孔是实现高密度2.5D/3D集成的关键技术，能显著提升带宽和系统性能 [2][4] - 下一代发展趋势是采用更大尺寸的硅通孔，其直径可达50μm，深度可达300μm，以应对高性能计算、人工智能等领域对电气性能、散热和制造良率的更高要求 [2][11][16] 互连技术演进历程 - 互连技术从20世纪标准的引线键合，发展到倒装芯片封装，再到21世纪初出现的硅中介层 [4] - 硅中介层提供了重分布层用于细间距布线、密集型硅通孔阵列用于垂直集成，成为高性能集成的平台 [4] - 硅中介层和硅通孔的创新推动了如Xilinx FPGA Virtex 7、GPU和AI加速器等突破性技术的出现 [4] 硅中介层的功能与材料 - 中介层是连接硅芯片和印刷电路板的中间层，为异构集成组件中的芯片提供安装表面、连接和重新连接到封装基板的功能 [6] - 中介层通常由硅、玻璃或有机衬底制成，完全由代工厂制造，台积电是主要供应商 [7] - 硅中介层的一个主要应用是将高带宽内存连接到高速处理器，单个HBM传输速率最高可达256 GB/s，多个HBM与GPU集成可实现1TB/s或更高的数据传输速率 [7] 更大尺寸硅通孔的优势与驱动 - 传统硅通孔直径通常为5-10μm，深度为50-100μm，正向下一代直径可达50μm、深度可达300μm的硅通孔过渡 [11] - 更大尺寸硅通孔的优势包括：支持更高的数据速率和信号并行传输、承载更大电流且电阻更低、降低电感以增强高频信号完整性、更有效地散热、简化制造工艺提高良率、使更厚的中介层更坚固耐用 [11][15] - 小型硅通孔难以满足人工智能、高性能计算、5G基础设施及汽车电子等领域对电流、散热、带宽和信号完整性的高要求 [11][16] 更大尺寸硅通孔的挑战与应用 - 更大硅通孔的挑战包括：铜和硅热膨胀系数不匹配加剧机械应力、减少中介层上的可用布线空间、因使用更多铜而增加材料成本 [13] - 预计更大尺寸硅通孔将应用于需要海量带宽和可靠电源的高性能计算服务器和百亿亿次级超级计算机、训练大型AI神经网络所需的超高速HBM链路、需要信号完整性的5G基础设施系统，以及需要坚固封装和可靠散热的汽车高级驾驶辅助系统和自动驾驶系统 [16] - 未来中介层将向集成更多功能与材料、采用对抗应力的新材料、嵌入先进冷却技术以及实现成本缩放以应用于消费电子等方向演进 [16]