公众号记得加星标⭐️，第一时间看推送不会错过。 英特尔曾是全球最大的半导体公司，但近年来，随着这家芯片制造商落后于台积电，并花费数十亿美 元试图追赶，其市值大幅下跌。 现在，英特尔已开始大规模生产 18A 芯片，该公司称这一新的芯片节点将扭转局面。 最大的问题是什么？是说服大型芯片厂商信任英特尔，委托其在新制程节点上进行生产。目前，英特 尔唯一的主要客户就是它自己。该公司期待已久的酷睿Ultra系列3 PC处理器，代号Panther Lake， 将于明年1月上市，成为首款采用18A制程节点制造的主要产品。 "目前它已经成为内部节点了，"Futurum Group首席执行官丹尼尔·纽曼表示。"许多公司为了确保良 率和晶圆产能，已经在台积电投入了巨资，所以他们现在还不会轻易转换。" 英特尔将吸引客户的希望寄托在位于亚利桑那州钱德勒市的新芯片制造厂Fab52上。在北部约50英里 的凤凰城，台积电也新建了一座晶圆厂，用于生产4纳米制程芯片。其最先进的2纳米制程芯片目前仅 在中国台湾生产。 英特尔的18A工艺在某些指标上，例如晶体管密度，通常与台积电的2nm工艺不相上下。但由于英特 尔在经历了多年前几代工艺的延误后仍在 ...

如果您希望可以时常见面，欢迎标星收藏哦~ 超亮、高效的自由电子激光器（FELs）有望提供更高的功率，提升吞吐量并将光刻技术扩展至亚纳米尺度 。 当半导体器件特征尺寸逼近原子量级，行业最先进的生产设备——ASML NXE和EXE极紫外光刻机正面临光子 技术瓶颈。自由电子激光器采用相对论电子束产生比传统激光亮数百万倍的光源，有望以半数能耗实现四倍功 率输出。本文深入解析FEL技术原理，探讨其如何破解当前光刻瓶颈，并为迈向亚纳米工艺节点铺平道路。 追逐摩尔定律，迈向原子尺度 试想用电线杆粗细的巨笔书写姓名——这正是现代半导体制造在摩尔定律驱动下面临的精度挑战。 1965年，戈登·摩尔提出，晶体管密度大约每两年翻一番。这一预测几十年来一直是半导体行业的基准与自我 实现的预言，塑造了行业的发展轨迹。1970年，每块芯片仅包含上千个晶体管；如今，单块芯片的晶体管数 量已超过1000亿，部分实验性器件甚至实现了超过1万亿个晶体管的集成。 要维持这样的发展速度，需要实现重大的技术突破，其中最具挑战性的莫过于极紫外光刻技术。该技术的工作 波长为13.5纳米（是此前深紫外技术波长的1/10），是实现近原子尺度半导体特征的关键。 ...

点击 最 下方 "在看"和" "并分享，"关注"材料汇 添加 小编微信 ，遇见 志同道合 的你 正文 在半导体产业攀登工艺巅峰的征程中，光刻胶作为集成电路图形化工艺的核心媒介，其地位堪比精密绘制蓝图的"画笔"。它不仅决定了电路图案能否被高 保真地转印至硅片，其材料本身的每一次革新—— 从早期的DNQ-酚醛树脂体系，到随KrF、ArF光刻技术而生的化学放大光刻胶，直至面向EUV时代的金 属簇光刻胶 ——都直接推动了摩尔定律的延续。 然而，这项精密且关键的产业，长期以来被少数国际巨头在 材料设计、核心树脂及复杂工艺 诀窍上所构建的壁垒所主导。 国产化之路，因而远非简单的产品替代，而是一场贯穿 基础化学、精密工程与供应链安全的系统性攻坚，涉及从分子设计、配方研发、稳定量产到客户 验证 的全链条能力重塑。 报告将系统性地梳理 半导体光刻胶的技术脉络与产业现状 。报告内容主要涵盖四大方面： 首先 ，回顾光刻胶随光刻技术代演进的 发展历程 ，揭示设备、材料与工艺协同发展的规律； 其次 ，深入剖析成熟制程中主流光刻胶（如248nm、193nm化学放大胶及I线胶）的 工作原理与配方核心 ； 再次 ，明确界定评估光刻胶性能的 ...

「Jinqiu DeepTalk」 用一场深度分享带你找到下一个 buzz 信号。 " Scaling Law 撞墙了。 " 当 Ilya Sutskever 提出这一判断时，它提示着我们，要开始思考模型的"可持续发展"问题了。 过去几年，模型能力几乎与规模同步增长，"更大"似乎就是"更强"。但这种依赖海量数据和算力投入的演进方 式，已逐渐逼近可持续性发展的边界。 这也引出一个更基础的问题： 在数据增速放缓、 算力 成本攀升的背景下，下一阶段的模型突破将从何而来？ 如果「 摩尔定律」 曾定义信息时代的技术演进节奏，那么在智能时代，我们或许需要一个反映"知识压缩效 率"与"智能密度"的新衡量方式。 发 表 于 Nature Machine Intelligence 的 《 Densing Law of LLMs 》 提 出 了 新 的 答 案 —— " 密 度 法 则"（Densing Law） 。 上周六的 DeepTalk线上闭门交流活动 ，我们很高兴邀请到该 论文一作、清华大学计算机系博士后、面壁 MiniCPM（小钢炮）文本模型研发负责人 肖朝军博士 ，首次公开解读他和团队的最新工作： 《密度法则： 大 ...

行业与公司 * **行业**：中国人工智能（AI）芯片行业，涉及AI训练与推理芯片、超级计算节点、半导体先进工艺[1] * **核心公司**： * **国际**：英伟达（NVIDIA）[1][2][5] * **国内**：华为（含升腾）、寒武纪、海光、阿里巴巴（含平头哥、昆仑芯）、百度（昆仑芯）、木兮、BN166等[1][2][5][8][13][16][17] 核心观点与论据 * **政策影响与市场格局**：政策限制主要影响国有企业和国资背景单位对英伟达H200的采购，民营互联网企业受限较小[1][3] 若不受政策影响，2026年英伟达H200在中国出货量预计超过200万片；若受限制，则可能降至120万片左右[2] 2026年国内AI芯片总需求预计420万片，其中国产芯片约占300万片[1][5] 若英伟达完全供货，将占据超过55%的市场份额，挤压国产芯片约120万片市场空间[1][5] * **需求驱动与结构**：互联网行业是AI芯片需求的关键驱动，采购量占国内总需求的45%-50%[1][4] 2026年，字节跳动、阿里巴巴和腾讯分别需要35万、25万和20万片高端AI芯片[4] 除互联网外，运营商和智算中心等领域需求快速增长，占整体需求的25%左右，预计未来三年在AI基础设施上的投入将高速增长，支出占比可能超过50%[1][6] * **国产芯片性能与进展**：目前国内AI芯片性能大致达到H200的60%，部分量产产品（如华为920C、BN166、木兮500核分）在理论算力上接近H100的80%，但综合性能仍有差距[1][5][7] 预计2026年将有七八家厂商推出计算能力达600-800T的产品，性能基本对标甚至超越H200，但完全超越或需等到2027年[1][7] 2025年是国产AI芯片大规模采购元年，以寒武纪和华为为代表，规模接近10万片以上，但整体需求仍高达30-50万片[2][14] * **技术生态与差距**：国内AI芯片与国外存在两代以上设计水平差距，主要受工艺限制[2][9] 若工艺问题解决，差距可缩小至一代（约3-5年）[2][9] 硬件和软件生态均有不足，长期需发展自主创新生态以降低客户适配成本[2][9] 国产芯片在大模型训练中的迁移成本和调试周期高于国际水平，功能性跑通需一两周，性能性跑通则需一两个月，且故障率是英伟达的两倍以上，预计到2027年左右才能看到显著进展[23] * **超级计算节点发展**：国内在超级计算节点方面进展显著，华为（920C超级节点，384卡全互联）、海光（640卡全交换）、阿里巴巴（平头哥128卡全交换）领先[2][8][20] 2026年，华为将推出更高维度的8,000多万卡超级节点[2][8] 其他厂商如彼岸、木兮等的超级节点大多采用PCI Switch拓展方式，成本较低但通信效率相对较低[8] * **供应链与竞争动态**：HBM及CoWos封装目前未显著影响国内AI芯片厂商稳定供货，各家公司已提前囤积了2-3倍库存[18] 在互联网巨头中，华为和寒武纪已进入10万卡以上规模供应[16] 字节跳动主要由寒武纪供应，阿里云主要面向拼多多，百度自用约六七万张卡[16] 其他重要内容 * **行业技术趋势**：摩尔定律正在逐渐失效，先进工艺最多推进到2纳米或1纳米，2025-2026年其提升效果将越来越有限[10] 未来三到五年，芯片性能提升将主要通过芯片合封（如两个GPU或GPU与CPU合封）等技术路径实现[11] 软件生态的投入（编程模型、编译器、计算库）至关重要，依赖于大型互联网或AI客户的双向驱动[11][12] * **厂商具体信息**：海光目前最好的产品是BW1,100系列（采用海外工艺），下一代计划迁移到国内先进工艺，显存从60GB升级到144GB左右，算力可能提升至600 TOPS左右[17] 国内芯片厂商对算法硬件化的理解和重视程度存在差异，背靠互联网或专注NPU架构的公司（如阿里、百度、寒武纪、华为）理解较深[13] * **市场与订单情况**：2026年推理端AI芯片需求中，字节跳动预计需求量约为20万片，其他互联网公司相对较少[15] 当前量产订单主要集中于384卡规模的超级节点，销售量达四五十套，每套近400卡[21] 超级节点技术短期内客户感知度有限，需要市场教育和推广[22] 海光与曙光并购终止对两者生态组合影响不大[23] H200若被限制，目前没有替代产品可通过正规渠道供应[23]

公众号记得加星标⭐️，第一时间看推送不会错过。 随着更小的工艺节点成本日益高昂，芯片制造工程师们正寻求其他方法来增加单个芯片上可集成的晶 体管数量。一个研究团队开发出一种方法，类似于传统的芯片堆叠技术，即在已完成的芯片上添加一 层微型开关，方法是将微型开关粘贴在电源和信号传输区域。 好的，以上是对麻省理工学院电子工程与计算机科学系、滑铁卢大学和三星电子所开展工作的粗略描 述。 传统的CMOS芯片制造方法是在超纯硅晶圆上涂覆并蚀刻不同材料的重复层。最底层，也就是麻省理 工学院所说的前端，包含芯片的晶体管（或在DRAM的情况下，包含电容）。 然而，这些器件需要通电才能工作，而且你还需要能够对构成逻辑单元、数据寄存器等的晶体管组进 行数据读写。这些器件由多层金属和绝缘体构成，也就是后端部分。 理论上，晶体管可以有多层，但遗憾的是，所用材料对制造过程中的热量非常敏感。任何常规工艺都 会在涂覆新层时破坏底层。因此，由麻省理工学院领导的研究团队另辟蹊径，找到了解决方案。 换句话说，他们在后端应用了一层新的晶体管层。但即使这样也不足以保护敏感的前端免受高温影 响。研究人员通过使用一层极薄（仅2纳米厚）的非晶氧化铟层来构建额 ...

总部位于荷兰的光刻机巨头阿斯麦(ASML Holding NV)所推出的EUV光刻机器，可以说是自2023年以来的史无前例全球AI热潮之下，台积 电、三星电子等最大规模芯片制造商们打造出为ChatGPT、Claude等全球最前沿AI应用提供最核心驱动力的AI芯片的必备半导体设备，同 时也是在当前这轮可能持续到2027年"存储超级周期"宏观背景之下，SK海力士与美光科技等存储巨头们打造HBM存储系统、数据中心企 业级SSD/DDR等核心存储设备所必需具备的机器系统。 在全球AI热潮催化之下，AI基础设施军备竞赛仍然如火如荼，该公司管理层对于稀土管制影响以及2026年至2030年的业绩增长预期呈现 乐观立场。最新业绩显示，阿斯麦第三季度订单累计54亿欧元，高于市场普遍预期的49亿欧元，其中极紫外光刻机(即EUV)的订单量创下 近七个季度以来的最高水平;阿斯麦首席执行官(CEO)富凯(Christophe Fouquet)在业绩声明中重申，在AI热潮助力之下，该公司到2030年的 年度净销售额将从去年的283亿欧元大幅增至600亿欧元的长期业绩增长目标。 有着"人类科技巅峰"称号的阿斯麦最新强劲业绩以及对于未来的乐 ...

在刚刚结束的IEDM 2025上，台积电首次证实了采用下一代晶体管技术——互补场效应晶体管（CFET）的集成电路的运行情况。 根据IEDM 官方此前的预告，台积电在本届大会宣布两项了重要里程碑：首款全功能 101 级 3D 单片互补场效应晶体管 (CFET) 环形振荡器 (RO)以及全球 最小的 6T SRAM 位单元，该位单元同时提供高密度和高电流设计。 据介绍，基于先前基于纳米片的单片 CFET 工艺架构，台积电研究人员引入了新的集成特性，进一步将栅极间距缩小至 48nm 以下，并在相邻 FET 之间采 用纳米片切割隔离 (NCI) 技术，以及在 6T SRAM 位单元内采用对接接触 (BCT) 互连技术实现反相器的交叉耦合。电学特性分析对比了两种环形振荡器布 局，重点展示了 6T 位单元对性能以及稳健 SRAM 器件指标的影响。 这些进展标志着 CFET 开发的关键性转变，从器件级优化迈向电路级集成。 台积电新进展 CFET 是一种通过垂直堆叠 n 沟道 FET 和 p 沟道 FET（CMOS 器件的基本组件）来提高晶体管密度的技术，理论上与目前最先进的晶体管技术纳米片 FET (NS FET) 相比， ...

公众号记得加星标⭐️，第一时间看推送不会错过。 在刚刚结束的IEDM 2025上，台积电首次证实了采用下一代晶体管技术——互补场效应晶体管 （CFET）的集成电路的运行情况。 根据IEDM 官方此前的预告，台积电在本届大会宣布两项了重要里程碑：首款全功能 101 级 3D 单 片互补场效应晶体管 (CFET) 环形振荡器 (RO)以及全球最小的 6T SRAM 位单元，该位单元同时提 供高密度和高电流设计。 据介绍，基于先前基于纳米片的单片 CFET 工艺架构，台积电研究人员引入了新的集成特性，进一 步将栅极间距缩小至 48nm 以下，并在相邻 FET 之间采用纳米片切割隔离 (NCI) 技术，以及在 6T SRAM 位单元内采用对接接触 (BCT) 互连技术实现反相器的交叉耦合。电学特性分析对比了两种环 形振荡器布局，重点展示了 6T 位单元对性能以及稳健 SRAM 器件指标的影响。 这些进展标志着 CFET 开发的关键性转变，从器件级优化迈向电路级集成。 台积电新进展 CFET 是一种通过垂直堆叠 n 沟道 FET 和 p 沟道 FET（CMOS 器件的基本组件）来提高晶体管密 度的技术，理论上与目前最先 ...

文章核心观点 - 半导体技术发展的瓶颈已从晶体管微缩转向互连，先进封装成为新的前沿领域 [2] - 硅中介层和硅通孔是实现高密度2.5D/3D集成的关键技术，能显著提升带宽和系统性能 [2][4] - 下一代发展趋势是采用更大尺寸的硅通孔，其直径可达50μm，深度可达300μm，以应对高性能计算、人工智能等领域对电气性能、散热和制造良率的更高要求 [2][11][16] 互连技术演进历程 - 互连技术从20世纪标准的引线键合，发展到倒装芯片封装，再到21世纪初出现的硅中介层 [4] - 硅中介层提供了重分布层用于细间距布线、密集型硅通孔阵列用于垂直集成，成为高性能集成的平台 [4] - 硅中介层和硅通孔的创新推动了如Xilinx FPGA Virtex 7、GPU和AI加速器等突破性技术的出现 [4] 硅中介层的功能与材料 - 中介层是连接硅芯片和印刷电路板的中间层，为异构集成组件中的芯片提供安装表面、连接和重新连接到封装基板的功能 [6] - 中介层通常由硅、玻璃或有机衬底制成，完全由代工厂制造，台积电是主要供应商 [7] - 硅中介层的一个主要应用是将高带宽内存连接到高速处理器，单个HBM传输速率最高可达256 GB/s，多个HBM与GPU集成可实现1TB/s或更高的数据传输速率 [7] 更大尺寸硅通孔的优势与驱动 - 传统硅通孔直径通常为5-10μm，深度为50-100μm，正向下一代直径可达50μm、深度可达300μm的硅通孔过渡 [11] - 更大尺寸硅通孔的优势包括：支持更高的数据速率和信号并行传输、承载更大电流且电阻更低、降低电感以增强高频信号完整性、更有效地散热、简化制造工艺提高良率、使更厚的中介层更坚固耐用 [11][15] - 小型硅通孔难以满足人工智能、高性能计算、5G基础设施及汽车电子等领域对电流、散热、带宽和信号完整性的高要求 [11][16] 更大尺寸硅通孔的挑战与应用 - 更大硅通孔的挑战包括：铜和硅热膨胀系数不匹配加剧机械应力、减少中介层上的可用布线空间、因使用更多铜而增加材料成本 [13] - 预计更大尺寸硅通孔将应用于需要海量带宽和可靠电源的高性能计算服务器和百亿亿次级超级计算机、训练大型AI神经网络所需的超高速HBM链路、需要信号完整性的5G基础设施系统，以及需要坚固封装和可靠散热的汽车高级驾驶辅助系统和自动驾驶系统 [16] - 未来中介层将向集成更多功能与材料、采用对抗应力的新材料、嵌入先进冷却技术以及实现成本缩放以应用于消费电子等方向演进 [16]