文章核心观点 - 英伟达因其最新GPU架构（特别是Blackwell）在64位双精度浮点运算（FP64）性能上提升有限甚至倒退，而遭到高性能计算领域人士的批评[2][5] - 公司战略重心明显向低精度计算（如FP4、FP8）倾斜，以迎合人工智能（尤其是大语言模型）训练与推理的巨大市场需求[4][5] - 英伟达高管回应称公司并未放弃64位计算，并通过发布cuBLAS等软件库来模拟提升FP64性能，同时承诺未来硬件架构将提升64位核心性能[2][6][8][9] 英伟达GPU的64位性能现状与批评 - 在从Hopper架构过渡到Blackwell架构时，FP64性能未得到实质性改进，Blackwell B200的FP64性能为37 teraflops，甚至略低于H200/H100的34 teraflops[2][3][4] - 田纳西大学的Jack Dongarra在SC25大会上指出，Blackwell平台的浮点运算能力相比上一代没有提升，64位性能也未提高，是一款“带宽更高但浮点运算能力却有所下降的处理器”[2] - 对于传统高性能计算工作负载，更老款且更便宜的H100和H200在FP64性能上仍然是比Blackwell B200更优的选择[3] 英伟达GPU的性能数据对比 - **Ampere A100**: FP64性能为9.7 teraflops，FP64 Tensor Core性能为19.5 teraflops[2][4] - **Hopper H100/H200**: FP64性能为34 teraflops，FP64 Tensor Core性能为67 teraflops[2][4] - **Blackwell B100**（未发售）: FP64及FP64 Tensor Core性能为30 teraflops[3][4] - **Blackwell B200**: FP64及FP64 Tensor Core性能为37 teraflops[4] - **Blackwell Ultra B300**: FP64及FP64 Tensor Core性能大幅降至1.2 teraflops，但拥有高达14 petaflops以上的低精度FP4性能[4] 战略重心转向AI与市场影响 - 英伟达GPU在低精度AI计算性能上实现飞跃，例如B200的FP4 Tensor Core性能达到18,000 teraflops，FP8 Tensor Core性能为9,000 teraflops，远超上一代Hopper产品[4] - 公司对AI市场需求做出了恰当回应，其GPU销售业绩极其强劲，并推动公司成为全球首家市值突破5万亿美元的公司[5] - 然而，这种以AI需求为导向的设计改进，导致其无法满足高性能计算领域对原始FP64运算能力的核心需求[5] 行业需求与英伟达的回应 - 高性能计算行业专家强调，FP64对科研实验室及制造业、能源、金融、医疗保健等众多行业的企业用户仍然至关重要，是“科学人工智能”的基本要求[6] - 英伟达高管承认FP64的核心地位，指出精确仿真是训练和验证AI代理的基础[6] - 公司于2024年10月发布cuBLAS库，该CUDA-X数学库可在Tensor Core上模拟双精度计算，据称能将FP64矩阵乘法的性能提升1.8倍[6] - 高管暗示公司将在未来GPU架构中提升64位计算的“核心底层性能”，但具体细节需待2026年3月的GTC大会公布[8][9] 高性能计算领域的适应与挑战 - 行业专家将当前从硬件优先的FP64向软件模拟的过渡，类比于历史上从向量处理到标量处理或从共享内存到分布式集群的转型，认为编程模型需要时间调整[8] - 在物理精度较低的环境中模拟更高精度是开发者会采用的一种技术，但专家指出“64位运算与64位向量指令并不相同”，这是一条复杂的道路[8] - 高性能计算市场希望看到FP64性能能重现从Ampere A100到Hopper H100那样的大幅提升，但目前尚不清楚英伟达是否愿意为此牺牲其AI性能[9]

事件概述 - 英国政府于2024年11月5日以“国家安全”为由，强制要求中资企业FTDI Holding Ltd出售其持有的英国芯片公司FTDI的全部80.2%股权，并设定了2025年12月底的最后期限 [1] - 这是继荷兰安世半导体事件后，又一起中资半导体投资遭遇海外政府干预的案例，严重扰乱了全球半导体产业开放合作的生态 [1] 被干预公司：FTDI - FTDI是全球USB桥接芯片领域的领军企业，成立于1992年，总部位于英国格拉斯哥 [3] - 公司产品包括USB桥接芯片、模组、电缆及配套软件，广泛应用于汽车电子、IoT、工业控制、医疗设备及新能源等领域 [3] - 在USB桥接芯片市场，FTDI市占率近20%，与芯科、微芯、德州仪器、英飞凌等国际厂商共同垄断市场，其技术深度嵌入全球主流电子产品供应链 [5] - FTDI的核心技术是高性能模拟芯片，其“芯片+软件+标准”三位一体的产业优势，是中国半导体产业在高端接口芯片领域的关键拼图 [5] 交易背景与价值 - 2021年12月，中国建广资产通过FTDIHL以4.14亿美元收购了FTDI公司80.2%的股权 [1][5] - 此次收购旨在将这家全球USB桥接芯片龙头引入中国产业体系，弥补中国在高端接口芯片领域的空白，对集成电路产业补链、强链及国家产业升级具有战略支撑作用 [5][6] - 收购完成于2021年12月7日，早于英国《2021年国家安全与投资法》强制申报制度的生效时间（2022年1月4日） [9] 强制出售的影响与性质 - 强制出售是在极短时间内、面向有限买家、缺乏充分竞价机制下进行的“行政强卖”，可能导致股权以远低于市场价值的价格“甩卖” [7] - 这将造成中国投资方约4.14亿美元的重大财务损失，并使中国错失关键核心技术，补链强链进程受阻 [7] - 英国政府仅以模糊的“国家安全考虑”为由，未提供具体证据，也拒绝回应收购方提出的建设性解决方案 [9] - 从业务看，FTDI市场高度全球化，2024年英国客户购买产品总价值仅为363万美元，且其USB桥接芯片技术已基于国际标准商品化，市场存在多家竞争对手，不构成对英国国家安全的独特风险 [9] 事件反映的宏观趋势 - 此次事件与安世半导体案共同构成危险先例，显示出涉及产业链咽喉环节的项目，越容易成为国际政治角力的目标 [10][12] - 这暴露出欧美投资环境政治风险高企、法律确定性丧失的问题，技术领域的跨国合作正被过度政治化，全球半导体产业协同创新体系面临解构风险 [10] - 以建广资产为代表的中国资本，其通过控股行业龙头（如安世半导体、斐控泰克）来填补国内技术空白、推动产业升级的全球化科技产业布局，正遭遇地缘政治围堵 [12][13] 行业启示与破局思考 - 全球半导体行业正面临前所未有的割裂 [15] - 破局之道在于“两条腿走路”：一方面坚定推进自主创新，突破“卡脖子”技术；另一方面保持开放姿态，营造积极的国际合作环境，鼓励企业“走出去”与“引进来” [15] - 此类事件已超越企业个体命运，演变为国家科技主权的较量，仅靠企业单打独斗难以破局，亟需各界力量的有力介入与战略护航 [15]

文章核心观点 - 恩智浦半导体因5G市场状况恶化且复苏前景黯淡，决定退出5G功率放大器市场，并计划于2027年第一季度关闭其位于亚利桑那州钱德勒的ECHO晶圆厂 [2][3] 恩智浦的决策与背景 - 恩智浦的ECHO晶圆厂于2020年9月启用，旨在生产基于氮化镓的5G设备用功率放大器，当时被视为同类中最先进的工厂 [2] - 公司决定逐步缩减其射频功率产品线，原因是5G市场部署速度放缓、运营商投资回报率低，且该业务已不符合其长期战略方向 [3] - ECHO工厂预计在2027年第一季度生产最后一颗氮化镓晶圆，但公司在过渡期内将继续为客户生产相关产品 [3] - 该决策仅涉及射频功率产品线和ECHO晶圆厂，不影响恩智浦在钱德勒工厂的其他业务 [3] 市场与行业影响 - 全球5G产品销售额连续两年下滑：2022年收入为450亿美元，2023年下降50亿美元至400亿美元，2024年再降50亿美元至350亿美元 [3] - 市场萎缩导致主要设备商爱立信和诺基亚进行大规模裁员，两家公司在此期间共裁员超过2.5万人，占此前裁员总数的至少13% [3] - 恩智浦退出使得爱立信和诺基亚等设备供应商在关键组件选择上更加受限，打击了5G供应链的多样性 [3][6] - 分析师警告，使用恩智浦射频器件的用户应尽快寻找替代部件，日本住友半导体预计将受益并继续主导市场 [4][6] 恩智浦的业务表现与挑战 - 恩智浦“通信基础设施及其他”业务部门去年收入下降近五分之一，不足17亿美元 [4] - 该部门今年前九个月收入同比恶化，下降四分之一至9.62亿美元，公司将下滑归咎于处理器、安全卡和射频功率产品销量下降 [4] - 在5G时代，恩智浦未能快速响应向大规模MIMO、更高频段频谱迁移以及氮化镓技术替代等变革，导致其将功率放大器市场领先地位让给了住友半导体 [4] - 公司通过约十年前以118亿美元收购飞思卡尔获得了钱德勒的工厂，而飞思卡尔曾率先开发LDMOS功率晶体管 [5] 运营与人事影响 - ECHO工厂关闭将导致部分岗位流失，恩智浦在钱德勒工厂去年雇佣了约750名员工，但直接参与功率放大器制造的员工人数少得多 [5] - 截至去年年底，恩智浦全球员工总数约为33,100人 [5]

行业背景：存储市场进入全面涨价与技术升级周期 - 过去数月，存储市场迎来罕见的全面涨价，无论是通用DRAM还是NAND闪存，从PC、手机到企业级SSD，全线价格都在快速抬升 [2] - AI服务器与高密度存储需求的叠加增长，导致上游产能吃紧、库存转向健康区间，原本低迷的存储周期正在被迅速推高 [2] - 在此背景下，NAND厂商对下一代技术路线的判断愈发关键，任何节点上的领先与落后都将直接放大为未来两三年的成本与性能竞争差距 [3] 技术转折点：混合键合（Hybrid Bonding）成为300层以上NAND的必选项 - 当NAND层数突破300层后，传统的单片制造架构（如PUC）开始遭遇系统性瓶颈，外围电路需承受整个堆叠制程的高温考验，导致晶体管性能退化、良率恶化和可靠性问题 [8] - 混合键合工艺将存储单元晶圆和外围电路晶圆分别制造，然后通过纳米级精度的对准和键合结合在一起，外围电路不再需要承受高温工艺，两者可独立优化，显著缩短生产周期 [8] - 这项技术从“可选项”变成了“必选项”，因为300层是传统PUC架构的一个临界点，超过此层数后良率和可靠性问题变得难以控制 [24] 主要厂商的技术路线与竞争格局 三星电子（Samsung） - 选择了最激进的路线：在追求超高层堆叠的同时，大规模导入混合键合技术，其400多层V10 NAND采用双串堆叠架构结合混合键合外围单元（CoP） [15] - V10 NAND的接口速度达到5.6 GT/s，比V9提升75%，内存密度达到28.2Gbit/mm² [11] - 激进策略带来巨大工艺挑战，V10需要在-60℃至-70℃的超低温环境下进行蚀刻，导致原定2024年底量产的计划推迟至2025年上半年 [15] - 公司计划在2030年开发出1000层NAND闪存 [27] 铠侠（Kioxia）与西部数据（Western Digital） - 选择了更加稳健的推进策略，其CBA（CMOS直接键合阵列）架构于2023年开始应用于218层的第八代BiCS 3D NAND [16] - 近期发布的332层第十代3D闪存，位密度提高了59%，达到29Gbit/mm²，NAND接口速度达到4.8Gb/s，比第八代产品提升33% [5] - 通过结合Toggle DDR6.0接口标准等技术，输入功耗降低10%，输出功耗降低34% [11] - 公司计划到2031年大规模生产层数超过1000层的3D NAND，并设定了在2027年前完成该技术节点研发的激进目标 [16][27] SK海力士（SK Hynix） - 做出了颠覆性决定：在300层NAND节点（V10）提前导入混合键合技术，这原本被业界认为会在400层之后才会启动 [3] - 决策的紧迫性来自竞争对手的压力：三星的400+层威胁、铠侠CBA的量产成功，以及长江存储的工艺积累 [18] - 市场需求是直接推动力，由于企业级SSD需求激增，工厂已接近满负荷运转，公司计划2025年通过V10测试线完成研发，并于2026年初开始全面量产 [18] - 公司计划在2025年将每月4万至6万片12英寸晶圆的产能转换为V9产能 [18] 长江存储（YMTC） - 从2018年就开始将名为Xtacking的混合键合技术应用于64层NAND，起步即采用先进架构的策略让其工艺成熟度一度领跑 [17] - 在全球NAND厂商普遍缩表的2024年选择逆势扩张，加大投入扩充产能，并在架构成熟度、良率控制和成本效益方面形成了独特的竞争优势 [17] 核心驱动因素：为何混合键合在2024-2025年成为焦点 - 企业级SSD需求爆发式增长，AI大模型的崛起是根本推动力，例如OpenAI的GPT-4由近2万亿个参数构建，基于约13万亿个标记进行训练 [20] - 企业级应用对NAND的要求更加苛刻：更高的容量密度、更快的接口速度、更低的功耗、更好的可靠性 [20] - 传统PUC架构在300层以上面临极限，工艺复杂度（如超低温蚀刻）和成本效益问题凸显，迫使行业转向混合键合 [24] - 2024-2025年是关键的产能窗口期，各大厂商需在此期间完成技术升级以抓住市场机遇并保持竞争力 [25] 技术挑战与未来方向：迈向1000层堆叠 - 实现1000层堆叠需要突破深宽比蚀刻技术的极限，通道孔深度可能达到15-20微米，深宽比将冲向100:1甚至200:1 [28] - 需要解决Z轴方向的“极限缩放”问题，通过材料与沉积技术压缩每层厚度，使总高度“可能接近当今200-250层水平” [28] - 必须解决单元间干扰问题，采用气隙（air-gap）技术和电荷陷阱层分离技术（CT splitting）以提高堆叠层数和为未来更高比特密度单元（如PLC）奠定基础 [29] - 混合键合为实现存储阵列层与外围电路层可分离制造、各自采用最优工艺节点打开了空间，未来可能出现多阵列CBA堆叠、异构键合等创新方案 [29] 关键设备与量测技术支撑 - 低温蚀刻（Cryo Etch）是实现高深宽比结构的关键，Lam Research的第三代Cryo 3.0在蚀刻速率上提升约2.5倍，轮廓精度提升两倍 [33] - 东京电子（TEL）的最新低温蚀刻设备可在-70℃下工作，仅需33分钟完成10微米深度的高AR蚀刻 [33] - 红外光散射计量（IRCD）成为量产中主流的非破坏性检测技术，用于测量通道孔内部形貌 [34] - 高着陆能电子束（HE e-beam）系统和X-ray CT技术用于更深结构的缺陷检测和三维重建 [35] - 虚拟量测（virtual metrology）通过大规模模拟优化工艺窗口，加快产品从开发到量产的节奏 [35] - 国产设备厂商如青禾晶元，其62HB系列W2W混合键合设备凭借优于100nm的超高键合精度与强大的翘曲控制能力，提供了关键的国产化解决方案 [36] 行业展望：超越层数竞赛，进入综合优化时代 - 堆叠层数依旧是首要目标之一，但随着混合键合的应用成熟，架构创新（如与HBM对标的HBF）也被提上日程，为AI闪存应用带来新的可能 [38] - 行业在追求极限层数的同时，需解决成本问题，随着层数增加，单位比特的成本下降速度开始放缓 [38] - 未来的NAND发展将是层数、架构、材料、工艺的综合优化，涉及逻辑扩展（增加每单元比特数）、物理扩展（改变单元结构）、性能扩展（提升I/O速度和带宽） [38] - 混合键合以及千层堆叠不仅是技术的竞赛，更是产业智慧的较量，谁能在多个维度找到最优解，谁就能在下一个十年的NAND竞争中占据制高点 [38]

文章核心观点 - 高通公司通过收购Ventana Micro Systems，旨在增强其在RISC-V指令集架构方面的专业能力，以推进RISC-V标准及生态系统发展，并强化其CPU实力，特别是在人工智能时代各业务领域的领先地位 [2] - 此次收购被视为高通在为其各类产品提供业界领先的基于RISC-V的CPU技术道路上的关键一步，可能预示着其将在定制Arm内核之外，推出高性能的RISC-V内核作为替代方案 [2][3] 收购事件与战略意图 - 高通技术公司宣布收购RISC-V CPU设计公司Ventana Micro Systems Inc，具体收购条款尚未披露 [2][3] - 收购旨在将Ventana在RISC-V指令集架构开发方面的专业知识融入高通，以增强其CPU实力，并与高通正在进行的RISC-V和定制Oryon CPU开发形成互补 [2] - 高通计划继续开发Ventana的RISC-V CPU设计，同时继续开发其骁龙X系列芯片中使用的定制Arm架构Oryon内核 [3] Ventana Micro Systems的技术背景 - Ventana成立于2018年，已开发出几代主要面向数据中心和企业应用的高性能RISC-V CPU设计 [3] - Ventana的Veyron V2芯片组设计最多可容纳32个RISC-V RVA23兼容的CPU核心，最高主频可达3.85 GHz，每个核心配备高达1.5 MB的L2缓存，并共享128 MB的L3缓存 [5] - 每个核心配备一个基于RVV 1.0规范的512位向量单元，以及一个用于AI和机器学习应用的定制矩阵运算加速器，该矩阵单元每个核心每GHz的运算能力为0.5 TOPS (INT8) [5] - 对于高性能应用，Ventana的设计允许将多个芯片组装成系统级封装 [6] - Ventana的V2芯片原计划于2024年下半年投产，但公司网站目前显示预计将于2026年初面世 [6] - Ventana还预告了下一代Veyron V3芯片设计，承诺时钟速度可达4.2 GHz，并配备支持FP8数据类型的增强型矩阵数学单元 [6] 高通在RISC-V领域的既有基础与未来方向 - 高通多年来一直在研究RISC-V指令集架构，早在2019年发布的骁龙865芯片中就开始在其SoC中使用RISC-V微控制器 [5] - 2023年，高通与谷歌展开合作，旨在为可穿戴设备带来低功耗、高性能的基于RISC-V的芯片 [5] - 收购Ventana预示着高通未来可能会推出性能更强大的RISC-V处理器 [5] - 高通于2024年5月宣布重返数据中心CPU领域，相关产品预计将基于其2021年收购Arm CPU供应商Nuvia时获得的核心技术 [6] 行业背景与潜在影响 - 此次收购可能旨在推出RISC-V架构的Arm替代方案 [3] - 高通与Arm存在法律纠纷：2022年，Arm起诉高通侵犯其与Nuvia相关的许可协议，但陪审团在2023年底裁定高通胜诉，同年10月法官驳回了Arm的上诉 [6] - 高通对Arm提起的反诉仍在进行中，但收购Ventana为高通提供了在双方关系恶化时的一个潜在技术替代方案 [7]

公众号记得加星标⭐️，第一时间看推送不会错过。 英伟达通常被认为是全球人工智能硬件领域的领导者，该公司于12月8日获得美国总统唐纳德·特朗普 的许可，可以向中国"获准客户"出售其H200芯片，从而解除了此前对中国市场的全面出口禁令。 H200的性能远超英伟达专为出口中国市场而设计的H20。但英伟达的尖端产品B200仍然无法出口到 中国。 随着中国在人工智能技术领域竞相追赶美国，两国关系的现状可以通过观察硅谷巨头英伟达公司生产 的哪些芯片能够出口到中国来衡量。 H200 H200是英伟达Hopper系列芯片的终极版本，该系列以已故的计算机科学先驱、美国海军少将格蕾丝· 霍珀的名字命名。该系列芯片于2022年首次发布，成为人工智能计算机部署爆炸式增长的基石。它是 一款所谓的加速器，一种能将海量数据转化为人工智能软件并运行该代码的芯片，从而对复杂的问题 和任务提供越来越接近人类的响应。H200 于 2024 年投入大规模部署，尽管已被更新的设计所取 代，但仍在销售。全球各地新建的大型数据中心的大部分工作都是在基于 H200 的硬件上完成的。 H20 H20 是英伟达 Hopper 设计的衍生产品，其诞生是为了应对美 ...

文章核心观点 - 人工智能基础设施建设正驱动半导体行业进入前所未有的“千兆周期”，其扩张规模远超历史上的个人电脑、智能手机和云计算周期，预计将在2028-2029年推动全球半导体收入突破1万亿美元大关 [2][6] - 此次扩张由人工智能需求驱动，其特点是计算、内存、网络和存储等所有主要半导体类别同步增长，重塑了整个行业的经济格局和价值链 [4][7][23] - 行业领袖和主要公司（如AMD、英伟达、博通）均大幅上调长期市场预测，预计人工智能基础设施市场规模将在未来数年内达到数万亿美元 [2][8][9] 半导体千兆周期的定义与独特性 - “千兆周期”指由人工智能基础设施建设驱动的、半导体行业有史以来规模最大的市场扩张，其绝对美元数额和对价值链各环节的影响范围均远超以往增长时期 [4][6] - 与过去周期（如个人电脑惠及微处理器、智能手机推动移动处理器）不同，人工智能工作负载的架构要求同时在计算、内存、网络和存储方面造成瓶颈，驱动每个细分市场同步扩张 [7][23] - 到2026年，数据处理硅芯片（包括CPU、GPU、ASIC等）的收入预计将首次超过全球半导体总收入的一半，标志着数据中心和人工智能工作负载成为行业新重心 [3][7] 整体市场规模预测 - 全球半导体收入预计将从2024年的约6500亿美元增长至本十年末（2028-2030年）的1万亿美元以上 [2][6] - AMD首席执行官预测，到2030年，涵盖CPU、GPU、ASIC和网络的人工智能硬件市场规模将超过1万亿美元 [2][8] - 英伟达给出更宏大的预期，认为未来五年人工智能基础设施市场规模将达到3万亿至4万亿美元 [2][9] - 仅专用人工智能加速器市场，预计将从2024年的不足1000亿美元增长至2029-2030年的3000亿至3500亿美元 [3][8] 主要增长驱动力：计算基础设施 - **GPU市场**：英伟达预计其GPU出货量在2025年增长约85%，2026年再增长50%至60%，并目标到2030年公司年收入超过6000亿美元 [11] - **人工智能服务器市场**：预计将从2024年的约1400亿美元增长至2030年的8000亿至8500亿美元，复合年增长率超过30% [3][11] - **定制芯片（ASIC）市场**：预计到2027年，领导者的收入复合年增长率将达119%，远超AI GPU 82%的预期增长率；定制芯片占超大规模数据中心资本支出的比例预计将从2023年的2%升至2027年的13% [12] - **CPU市场复兴**：服务器CPU市场规模预计以18%的复合年增长率，从2025年的260亿美元增长至2030年的约600亿美元，人工智能的兴起预计将在2030年前带来约300亿美元的CPU增量收入 [14][15] 网络与连接架构 - 预计到2030年，不包括存储的网络硅芯片市场规模将达到约750亿美元 [16] - 仅人工智能数据中心交换机市场规模，预计将从2024年的约40亿美元增长至2030年的约190亿美元，复合年增长率近30% [16] - 光互连市场（光收发器）预计到2030年规模将达到220亿至270亿美元，更乐观预测在2030年代初超过300亿美元 [16] - 预计到2029年，人工智能网络端口数量将增长至约1.5亿个，年复合增长率约为40-50% [16] 内存与存储 - **高带宽内存（HBM）**：市场规模预计从2024年的约160亿美元增长至2030年的超过1000亿美元；到2030年，HBM预计将贡献DRAM行业总收入的一半左右，目前占比不足20% [3][17] - **企业存储**：人工智能服务器需求将推动企业级服务器固态硬盘（SSD）需求在2030年前增长7到11倍；企业级SSD市场规模预计到2030年将接近400亿美元中段，高于目前的十几亿美元 [18] - **系统级内存**：超大规模数据中心预测到2026年服务器DRAM增长率将达到约50%；DRAM和NAND闪存的供应紧张状况预计持续到2027年 [19] 制造、封装与供应链 - 预计到2025年，300毫米晶圆制造设备投资将首次超过1000亿美元，到2028年攀升至约1400亿美元；2026年至2028年累计支出将超过3000亿美元 [21] - 到2028年，先进工艺产能（7纳米及以下）有望增长近70%，仅先进节点工艺设备的年支出预计到2028年就将超过500亿美元 [21] - 台积电的CoWoS（芯片封装）产能预计将从2025年底到2026年底增长超过60% [4][21] - 全球半导体公司计划到2030年新建价值约1万亿美元的制造工厂；仅美国半导体产业已宣布超过5000亿美元的私人部门投资用于提升国内产能 [21] 市场扩张的广泛影响 - 人工智能预计未来几年将为半导体市场带来超过5000亿美元的增量收入 [22] - 到2030年，数据中心累计资本支出预计达到约6.7万亿美元，其中约5万亿美元用于建设人工智能就绪型设施；年度支出峰值将达到9000亿美元 [22] - 人工智能系统的瓶颈驱动特性确保了价值获取能够同时扩展到内存、存储、网络和封装等价值链的每个环节，使整个半导体生态系统受益，而非零和博弈 [4][22][23]

在今年的IEEE国际电子器件会议（IEDM 2025）上，世界领先的先进半导体技术研发创新中心imec 首次成功展示了利用极紫外（EUV）光刻技术在晶圆级上制备固态纳米孔的成果。固态纳米孔正逐渐 成为分子传感领域的强大工具，但尚未实现商业化。此次概念验证是实现其低成本（大规模）生产的 关键一步。 纳米孔是蚀刻在氮化硅膜上的微小孔洞，宽度仅为几纳米。当浸入液体中并连接到电极时，单个分子 可以通过这些孔洞，产生可实时分析的电信号。由于孔径易于调节，纳米孔的应用范围十分广泛，从 病毒鉴定到DNA和蛋白质分析均可胜任。这种无需标记的单分子检测方法是下一代诊断、蛋白质组 学、基因组学乃至分子数据存储应用的关键。 公众号记得加星标⭐️，第一时间看推送不会错过。 另一方面，由脂质膜中的蛋白质形成的生物纳米孔已应用于商业测序平台，但其稳定性及集成性仍面 临挑战。固态纳米孔凭借其稳健性、可调控性和与半导体制造的兼容性克服了这些限制，使其成为可 扩展、高通量传感的理想选择。然而，在大面积范围内实现纳米级精度和均匀性的固态纳米孔仍然是 一个挑战。目前的制造方法通常速度较慢且仅限于实验室环境，这阻碍了其在传感应用中的广泛应 用。 在 ...

行业背景与技术挑战 - 人工智能时代对高性能、低功耗存储器需求凸显，基于自旋轨道力矩写入机理的磁随机存储器因其超高速、低功耗及无限次擦写特性，成为缓存级非易失存储芯片研发热点 [1] - 行业知名研究机构及领先代工厂已在SOT-MRAM领域探索多年，中国公司如驰拓科技、致真存储、凌存科技等也在研发相关技术 [1] - 已披露的各类SOT-MRAM技术路线普遍面临制造良率瓶颈、器件性能与可靠性指标难以兼顾等挑战 [1] - 具有垂直磁化的磁性隧道结是高密度SOT-MRAM的主流技术路径，但与自旋轨道功能材料结合后隧道磁电阻率较低，导致芯片读窗口低、读取速度难以匹配亚纳秒级写入速度，阻碍了高密度SOT-MRAM的商业化 [1] 驰拓科技的技术突破 - 公司研发团队成功突破垂直磁化体系技术瓶颈，通过优化轨道层结构，在垂直型SOT-MRAM薄膜中实现了高于200%的隧道磁电阻率 [2] - 在12英寸晶圆上的存储器件隧道磁电阻率也可达168%，读窗口关键指标比肩各头部代工厂已规模量产的STT-MRAM，完全满足产品开发需求 [2] - 该新型SOT-MRAM实现了2纳秒高速写入，0.9皮焦比特功耗，几乎无限次擦写次数和常温下10年以上的数据保持能力 [2] - 公司公开了一种新型自对准存储器件技术，依托此架构的优越工艺窗口，可从根源上解决标准SOT-MRAM器件难以获得高存储位元良率的核心挑战，为SOT-MRAM提供了一种类似STT-MRAM的制造方案，可轻松实现产品级器件良率准入门槛 [3] - 相关技术研判参考了近期发表在IEEE Electron Device Letters上的两篇学术文章 [6] 公司概况 - 浙江驰拓科技有限公司成立于2016年，是中国MRAM新型非易失存储芯片技术研发、生产制造的领军企业 [7] - 公司官网显示其已实现多款STT-MRAM产品的量产 [7]

文章核心观点 - 日本大日本印刷株式会社开发出新型模板材料，可与佳能纳米压印设备配合用于制造1.4纳米芯片，该技术有望将先进半导体制造能耗降低90%，并大幅降低AI芯片制造成本 [2] 技术突破与细节 - 大日本印刷株式会社计划于2027年开始批量生产用于1.4纳米芯片制造的模板材料 [2] - 该材料旨在与佳能的纳米压印芯片制造设备配合使用 [2] - 传统上，制造尖端芯片需要ASML生产的极紫外光刻设备，其单价高达数亿美元 [2] - 光刻工艺占芯片制造总成本的30%到50% [2] - 电路尺寸越小，所需紫外光照射次数越多，导致功耗增加 [2] - 佳能的纳米压印设备比EUV光刻设备耗电量更低，单价估计为数十亿日元（10亿日元约合640万美元），远低于EUV光刻成本 [2] - 此前纳米压印工艺被认为与2纳米及更先进芯片不兼容，但大日本印刷株式会社的开发解决了此问题 [2] 市场现状与挑战 - 纳米压印技术因模板与晶圆直接接触，杂质易导致缺陷，且提高速度是挑战 [3] - 存储芯片制造商铠侠控股等公司已引入纳米压印设备用于测试，但尚未有公司将其应用于大规模生产线 [3] - 三星电子和台积电计划分别于2027年和2028年开始量产下一代1.4纳米芯片，应用于AI数据中心和自动驾驶系统 [3] - 三星和台积电对纳米压印技术感兴趣，但其工厂按传统光刻设备设计，生产方式转变存在高障碍 [3] - 纳米压印设备需具备令人信服的经济效益才能得到广泛应用 [3] - ASML目前占据全球光刻设备市场90%的份额，佳能和尼康曾主导该市场 [3] 产业链机遇与进展 - 若纳米压印市场未来扩张，可能为大日本印刷株式会社等材料制造商创造机遇 [4] - 富士胶片控股公司已宣布计划进军该市场，生产用于电路形成过程中晶圆上的材料 [4] - 佳能于2024年向德克萨斯电子研究所交付了其首台纳米压印光刻设备，该研究所是包括英特尔等半导体公司的公私合营组织 [4]