公众号记得加星标⭐️，第一时间看推送不会错过。 美国深科技初创公司Enlightra今日宣布，该公司已筹集 1500 万美元资金，用于解决人工智能基础设 施中最大的瓶颈：快速、节能的数据传输。Enlightra 致力于为下一代数据传输构建芯片级多波长激 光器。 着人工智能集群和数据中心的扩展，Enlightra 的激光技术以紧凑型超高带宽光链路取代了铜线，在 大幅降低功耗的同时，显著提高了数据传输速度。据麦肯锡预测，到 2030 年，这种节能互连技术的 市场规模预计将达到 240 亿美元。 这笔资金使Enlightra得以开发并展示其多色激光技术，该技术能够比铜缆更快、更高效地连接人工 智 能 集 群 中 的 计 算 芯 片 （ GPU 、 TPU ） 。 该 公 司 的 投 资 者 包 括 Y Combinator 、 Runa Capital 、 Pegasus Tech Ventures、Protocol Labs、Halo Labs、Asymmetry Ventures和TRAC VC等。 Enlightra联合创始人兼联合首席执行官Maxim Karpov表示："全球人工智能基础设施正面临铜缆的 极 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 功率型碳化硅（SiC）市场正持续转型。在经历了2019年至2024年间前所未有的投资浪潮后，该行业 目前正进入调整期。Yole Group最新发布的报告对这一转变进行了深入分析。 Yole Group的Taguhi Yeghoyan指出： "中国在碳化硅前端加工能力方面正在迅速追赶。尽管国际企 业在减薄、计量和先进离子注入方面仍然保持领先地位，但中国本土供应商现在已在碳化硅晶体生长 和外延方面展开正面竞争。" 他们表示，汽车市场的放缓降低了对碳化硅的需求，从而改变了碳化硅的供应链。产能利用率下降、 产能过剩和投资减少的循环引发了业内人士的担忧。然而，尽管市场放缓，碳化硅在电气化路线图中 仍然占据核心地位，预计到2030年，其器件收入将接近100亿美元。 由2019年至2024年资本支出激增推动的行业首个主要投资周期，造成了上游产能的严重过剩。截至 2025年，上游工艺的产能利用率已降至50%左右，器件生产线的产能利用率已降至70%左右。预计这 种低迷状态将持续到2027-2028年，届时8英寸生产平台以及下一代沟槽和超结MOSFET将带来新的 增长。 大部分新增 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 目前，英特尔的策略是将二维材料视为一种未来选择，以便在硅达到其最终极限之前对其进行评估。 通过与imec等合作伙伴共同开发工艺，并尽早让这些材料经历类似晶圆厂的严格限制，英特尔希望尽 早解决与其制造相关的挑战，从而避免在最终需要新材料时出现后期意外情况。 对于英特尔晶圆代工而言，此次公告传递了两个重要信息。首先，英特尔晶圆代工持续开展长期技术 研发，这些技术在未来数年甚至数十年内都将是半导体行业所需的关键技术，这意味着它将在2030年 代或2040年代为半导体行业提供解决方案，因此是值得信赖的制造合作伙伴。其次，英特尔表明，即 使在研发阶段，新的晶体管概念也必须考虑到可制造性。 参考链接 基于二维材料的二维晶体管已在学术界和研究实验室中展示了十余年，但由于这些演示依赖于小尺寸 晶圆、定制研究工具和脆弱的工艺步骤，因此均无法与大规模半导体制造兼容。然而，本周，英特尔 晶圆代工和imec联合展示了适用于300毫米晶圆的关键工艺模块集成，用于制造二维场效应晶体管 （2DFET），这表明二维材料和2DFET正朝着现实应用迈进。 现 代 领 先 的 逻 辑 工 艺 技 术 ...

2025年底，一则消息让联发科成为了半导体行业关注的焦点。 据报道，联发科为谷歌操刀的首款TPU v7e将于2026年第一季度末进入风险性试产，并已拿下下一代 TPU v8e订单。更令人瞩目的是订单量的爆发式增长——联发科向台积电协商的CoWoS年产能从 2026年的约1万片倍增至2万片，而到2027年更是暴增至15万片以上，是2026年的七倍以上。 这意味着什么？市场估算，光是v7e从2026年至2027年的出货，总计可望为联发科贡献超过两个股本 的获利。联发科CEO蔡力行此前设定的目标是2026年云端ASIC相关营收达10亿美元，到2027年则达 到数十亿美元规模。从目前的订单增长态势来看，这个目标显然是有些保守了。 公众号记得加星标⭐️，第一时间看推送不会错过。 有趣的是，联发科此前在ASIC业务上一直保持低调，从未透露客户名称。保密程度过高做法一度让 市场产生误解，认为是"做不好所以不愿意讲"，甚至传出v7e进度延迟的消息。但随着v7e确定进入风 险性试产，外界才意识到联发科的实力被严重低估。 更值得注意的是，由于谷歌需求强劲，等不及v7e投片生产到完成CoWoS封装与测试的八九个月周 期，只要后续认 ...

Mythic APU将增强GPU性能，解决AI能源危机 对于人工智能领域的GPU而言，巨大的能耗已成为一个生死攸关的问题：预计到本十年末，美国电网 十分之一的电力将用于运行由GPU驱动的人工智能工作负载的数据中心。尽管GPU推动了生成式人工 智能的兴起，但它们如今却面临着"能耗墙"的困境，因为它们是1945年左右的芯片设计架构——冯· 诺依曼架构的遗物。在冯·诺依曼架构中，内存和计算在物理上是分离的，从设计到构建都彼此独 立。这种分离迫使现代芯片在内存和处理器之间来回传输数据，消耗的能量比实际需要多出三个数量 级，导致人工智能领域90%的能源都被浪费掉了。现有的基于GPU的人工智能加速器试图通过高带宽 内存（HBM）来弥补这一缺陷，但这种昂贵且效果甚微的改进无法阻止当前人工智能系统最终因"能 耗墙"而崩溃。 公众号记得加星标⭐️，第一时间看推送不会错过。 近日，Mythic 公司实现了戏剧性的转变，在由 DCVC 领投的超额认购融资轮中筹集了 1.25 亿美 元，旨在解决人工智能在数据中心和边缘面临的最大问题——其永无止境、破坏性的能源消耗。该公 司的架构比当今顶级 GPU 和所有竞争对手的 AI ASIC ...

公众号记得加星标⭐️，第一时间看推送不会错过。 至于先进封装产能，台积电CoWoS仍将是AI芯片的主流封装方案。法人认为，台积电明年先进封装 产能建置依旧积极，CoWoS至年底月产能上看12万片。程正桦观察，封装需求外溢至专业封测代工 厂（OSAT），不仅可纾解短期产能压力，也有助于降低未来封装技术世代更迭所带来的风险。 半导体业界观察，随着AI GPU与ASIC导入更多运算单元与I/O设计，单位晶圆可切割的有效晶粒数 下降，放大先进制程晶圆需求；以辉达Rubin GPU为例，8倍光罩尺寸（Reticle size）之可切割晶粒 （Good die per wafer）只有4颗，但如果以方形载具效率将成长3倍，CoPoS将会是明年技术发展重 点。 据悉，代工龙头预计在明年第二季建置CoPoS之RD实验线，研发预计2027年底完成、2028年进入量 产。 设备业者指出，CoPoS仍然会先沿用既有CoWoS供应商，但是存在机会并不代表一定能顺利打入， 其中，相关验证时间长达三～五年、良率也是大客户要求的重点。 设备业者透露，未来CoPoS处理的晶圆变大，机台面积（footprint）也要放大，此外，因为处理的芯 ...

公众号记得加星标⭐️，第一时间看推送不会错过。 几十年来，原子钟一直是计时最稳定的手段。它们通过与原子共振频率同步振荡来测量时间，这种方 法非常精确，以至于它成为了定义秒的基础。 如今，计时领域出现了一位新的挑战者。研究人员近期开发出一种基于微机电系统（MEMS）的微型 时钟，利用硅掺杂技术实现了创纪录的稳定性。该时钟运行8小时后，偏差仅为102纳秒，接近原子钟 的标准，同时所需的物理空间和功耗都更小。过去，实现这样的稳定性一直是一项挑战，因为即使是 微小的温度变化也会对计时造成干扰。 该团队上周在第71届IEEE国际电子器件年会上展示了他们的新型时钟。 节省空间和电力 这款MEMS时钟由几个紧密连接的部件组成，所有部件都集成在一个比方糖表面还小的芯片上。在其 中心，一块覆盖着压电薄膜的硅片以其固有频率振动，而附近的电子电路则测量这些振动。一个微型 内置加热器将整个结构保持在最佳温度。由于谐振器、电子电路和加热器彼此靠近，它们可以作为一 个协调的系统工作：谐振器产生定时信号，电子电路监控并调整该信号，而加热器则防止温度波动导 致时钟漂移。 项目顾问、密歇根大学微机电系统工程师鲁兹贝·塔布里齐安解释说，这款时钟 ...

英伟达Blackwell B200 GPU架构与性能分析 - 英伟达推出新一代顶级计算GPU Blackwell B200，放弃了传统的单芯片设计，转而采用两个光罩大小的芯片，在软件层面被视为一个独立的GPU，成为公司首款芯片级GPU [1] - 每个B200芯片物理上包含80个流式多处理器（SM），但每个芯片支持74个SM，因此整个GPU共有148个SM，时钟频率与H100的高功率SXM5版本相似 [1] - 与上一代H100 SXM5相比，B200的功耗目标为1000W（H100为700W），采用台积电4NP制程，配备288 GB HBM3E显存，带宽高达8 TB/s [2] 缓存与内存子系统 - B200的L1缓存/共享内存容量与H100相同，为256 KB，开发者可通过CUDA API调整L1缓存与共享内存的分配比例 [4] - B200的L2缓存容量大幅提升至126 MB，而H100为50 MB，A100为40 MB，直接连接到同一L2分区的延迟约为150纳秒 [7] - 从单线程角度看，B200表现类似三级缓存架构，其L2缓存的分区特性很可能对应于其两个芯片，跨芯片延迟增加很小 [8] - 与AMD MI300X相比，英伟达的L1缓存容量更大、速度更快，但AMD的L2缓存延迟更低，且拥有256 MB末级缓存，实现了低延迟和高容量的结合 [9] 内存带宽与延迟表现 - B200的显存带宽为8 TB/s，显著高于H100的3.3 TB/s和AMD MI300X的5.3 TB/s [2][23] - 在L2带宽测试中，B200在本地L2分区内带宽可达21 TB/s，当数据在两个分区间传输时，带宽下降至16.8 TB/s [20] - B200的VRAM延迟似乎高于MI300X以及更早的H100和A100，但延迟回归的程度并不严重，表明其多芯片设计运行良好 [10] - B200在共享内存延迟方面表现出色，访问速度比测试过的任何AMD GPU都要快，包括RDNA系列的高频型号 [12] 计算吞吐量与原子操作 - SM数量的增加使B200在大多数向量运算中拥有比H100更高的计算吞吐量，但FP16运算是个例外，B200不能以FP32两倍的速度执行FP16运算 [30] - AMD的MI300X能进行双倍速率的FP16计算，其强大的运算能力在大多数向量运算方面远超H100和B200 [32] - B200的每个SM每个周期可以执行32次原子加法操作，而AMD CDNA3计算单元每个周期可以执行16次原子加法，这使得B200尽管核心数量较少，却依然能够胜出 [16] - 在全局内存原子操作吞吐量上，B200芯片每个周期可以支持GPU上近512次此类操作，而AMD的MI300A芯片在这项测试中表现不佳 [30] 张量内存与AI优化 - Blackwell引入了张量内存（TMEM），类似于专用于张量核心的寄存器文件，其组织结构为512列 x 128行，每个单元格为32位，每个SM子分区都有一个512列 x 32行的TMEM分区 [34][35] - TMEM容量为64 KB，与AMD CDNA架构上的累加器寄存器文件（Acc VGPR）容量相同，但TMEM的实现更加完善和成熟，采用了动态分配方案 [35] - 引入TMEM有助于降低常规寄存器文件的容量和带宽压力，Blackwell的CTA级矩阵指令每个周期、每个分区可以支持1024次16位MAC操作 [38] - 与AMD CDNA架构相比，TMEM的源矩阵可以来自共享内存或TMEM自身，而CDNA的MFMA指令源矩阵可以来自常规或Acc VGPRs [36] 实际应用基准测试 - 在FluidX3D基准测试中，B200充分发挥了其显存带宽优势，性能超越了MI300X，该测试采用256x256x256单元配置，FP32模式下需要1.5 GB内存，访问模式对缓存不友好 [42] - 当使用IEEE FP16格式进行存储时，AMD的MI300A在FluidX3D测试中略有进步，但仍然远胜于B200 [45] - 在FP64性能方面，B200的基本FP64运算速度为FP32的一半，远超消费级GPU，在自行编写的基准测试中表现优于消费级GPU和H100，但MI300X凭借其庞大体积依然显露优势 [40] 多芯片架构与竞争格局 - 与AMD的MI300X（采用12芯片设计）相比，英伟达的双芯片策略显得较为保守，但软件无需考虑多芯片架构，是H100和A100的直接继任者 [51] - AMD即将推出的MI350X预计将把显存带宽提升至8 TB/s，在B200已经领先的领域迎头赶上 [51] - 英伟达的优势在于其CUDA软件生态系统，GPU计算代码通常首先针对英伟达GPU编写，硬件只需足够优秀以阻止竞争对手填补CUDA的“护城河” [54] - 英伟达保守的硬件策略给AMD留下了机会，像MI300X这样的GPU展现了AMD实现高难度设计目标的能力，其是否能在硬件上挑战英伟达的软件主导地位值得关注 [57] 测试中遇到的问题 - 在数周的测试中，遇到了三次GPU挂起问题，表现为GPU进程卡死，任何尝试使用系统八个GPU中任何一个的进程都会挂起，只有重启系统才能恢复GPU功能 [47] - 内核消息显示，Nvidia统一内存内核模块（nvidia_uvm）在禁用抢占的情况下获取了锁，可能导致软件死锁 [47][48] - `nvidia-smi`提供了重置GPU的选项，但如果GPU正在使用中就无法生效，这违背了提供重置选项的初衷，希望英伟达能提供无需重启系统即可解决问题的方法 [48][49]

德州仪器谢尔曼工厂投产 - 德州仪器位于德克萨斯州谢尔曼市的半导体工厂已正式投产，距离破土动工仅三年半时间 [1][4] - 该工厂是先进的300毫米半导体晶圆厂，名为SM1，将根据客户需求逐步提高产能，最终目标为日产数千万颗芯片 [3][4][7] 投资与产能规模 - 谢尔曼工厂项目耗资400亿美元 [1] - 该工厂是德州仪器更广泛投资计划的一部分，该计划将在德州和犹他州的七座半导体制造厂投资超过600亿美元，这将是美国历史上对基础半导体制造的最大一笔投资 [5][7] - 工厂规划建设多达四个相互连接的晶圆厂，将根据市场需求进行建设和设备配备 [5] 产品与应用领域 - 工厂生产的芯片为模拟和嵌入式处理芯片，是几乎所有现代电子设备的基础半导体 [4][5] - 首批投产的产品类别是模拟电源产品，未来几年将能够生产公司全系列产品 [6][8] - 芯片应用领域广泛，包括汽车、智能手机、数据中心、日常电子产品、救生医疗设备、工业机器人、智能家居设备、卫星等 [1][4][7][9][10] 就业与产业影响 - 谢尔曼工厂将直接创造多达3,000个新的就业岗位，并在相关行业带动数千个就业岗位 [1][5] - 许多工作岗位并非都需要大学学位，通过高中或职业培训课程即可获得 [2] - 该工厂有助于德州保持尖端半导体制造中心的地位 [1] 公司战略与优势 - 公司通过拥有并掌控自身的制造运营、工艺技术和封装技术，以更好地控制供应链，确保为客户提供长期可靠的支持 [4][5] - 德州仪器是美国最大的基础半导体制造商，也是最大的模拟和嵌入式处理半导体制造商，拥有近百年的创新传统 [4][5][7] - 公司在全球拥有15个制造基地，依托数十年来久经考验的制造经验 [5] 行业意义与未来展望 - 半导体对于构建定义未来的人工智能基础设施至关重要 [1] - 工厂生产的芯片将推动从汽车到下一代数据中心等各行各业的关键创新，使技术更智能、更高效、更可靠 [7][10] - 公司技术为世界赖以生存的事物提供动力，如果设备有电池、电缆或电源，就很可能包含德州仪器的技术 [11]

文章核心观点 - 日本芯片制造商Rapidus开发出基于大型玻璃基板的中介层技术 旨在降低AI半导体生产成本 挑战台积电的领先地位 并推动日本建立从尖端芯片制造到AI半导体组装的完整国内供应链 [1][2] 技术突破与优势 - Rapidus打造了全球首个由大型玻璃基板切割而成的中介层原型 基板为边长600毫米的正方形玻璃 [1] - 与传统从300毫米圆形硅片切割方形中介层的方法相比 新方法因尺寸更大、废料更少 使单块基板可生产的中介层数量增加10倍 [1] - 该原型中介层的表面积比其他中介层大30%到100% 可容纳更大的芯片 [1] - 玻璃材料相比硅具有更优异的电性能 为技术带来额外优势 [1] - 作为行业后来者 Rapidus不受现有做法束缚 可直接采用最适合AI半导体的最新材料（如玻璃）[2] 生产计划与目标 - Rapidus的目标是在2028年开始量产该玻璃基板中介层 [1] - 公司计划大规模生产2纳米芯片 并计划在2027财年开始晶圆前端工艺（形成电路）[2] - 公司已在2024年7月生产出第一个2纳米晶体管 [2] - 包含芯片连接与封装的后端工艺大规模生产预计于2028年开始 [2] - 公司将在2025年于东京开幕的日本半导体展上展示其原型玻璃基板 [3] 竞争格局与产业背景 - Rapidus的直接竞争对手台积电在其封装技术中使用硅中介层 并为英伟达生产AI半导体 [2] - 英特尔也一直在努力采用玻璃基板技术 [2] - 目前全球后端（封装等）生产主要集中在中国大陆（占30%）和台湾地区（占28%） 日本仅占6% [3] - AI芯片的组装更为复杂 不再仅依赖低廉劳动力 Rapidus正与其他日本公司合作尝试实现后端生产自动化 [3] 公司支持与战略意义 - 日本经济产业省承诺向Rapidus提供1.72万亿日元（约111亿美元）的援助 其中1805亿日元将专门用于后端流程 [2] - 此项技术的发展旨在使日本拥有从尖端芯片生产到AI半导体组装的完全国内供应链 [2] - 为应对玻璃材质脆弱、易破损和易变形等挑战 Rapidus聘请了曾在夏普等日本显示器制造商工作过的工程师 将LCD玻璃加工技术应用于半导体领域 [1][2]