AI驱动PCB行业增长 - AI算力需求推动PCB行业结构性升级 2025年全球PCB市场规模预计达786亿美元 其中AI服务器用PCB复合年增长率达32.5% 显著高于行业平均水平[5] - 英伟达Blackwell架构GPU采用4nm制程与3D封装 单卡算力达5PFLOPs 推动PCB层数从常规8-12层向16层以上演进 20层以上多层HDI板成为标配[6] - 谷歌 Meta 亚马逊 特斯拉等科技巨头加速布局自研ASIC芯片 显著拉动高密度互连(HDI)PCB需求 ASIC芯片PCB层数达30-36层 HDI阶数5-7阶 线宽/线距要求15µm以下[6][8] PCB市场结构变化 - 2024年全球PCB整体市场规模735.65亿美元 预计2025年增长至774亿美元 复合增速5.2% 但高端PCB成为主要增长引擎[8] - AI相关PCB市场规模约56亿美元 占比7.2% 18层以上高多层板2024年市场规模50.2亿美元 2024-2029年CAGR达15.7% HDI板市场规模128亿美元 CAGR 6.4%[8] - 高端PCB盈利水平显著高于传统PCB AI服务器PCB价值量从500美元增至2500美元以上 增长5倍[9] 技术升级与材料创新 - AI服务器推动上游材料向高频高速低损耗方向发展 覆铜板需满足Dk≤3.5 Df≤0.005 高端场景要求Dk≤3.0 Df≤0.002[12][13] - 铜箔向高频高速方向升级 需兼具高剥离强度和低表面粗糙度 HVLP铜箔具有硬度高表面平滑厚度均匀等优势[13] - 正交背板技术带来显著市场增量 NVL576机柜单机柜需4块正交背板 总价值量达80-100万元 较传统铜缆方案提升3-4倍[14] 先进封装技术发展 - 英伟达与台积电推进CoWoP技术 通过取消传统封装基板将芯片与中介层直接键合至高精度服务器主板 预计下一代Rubin平台将启用该技术[14] - CoWoP技术要求PCB实现10µm线宽/线距能力 远高于当前SLP主板20-35µm水平 带来更短互连路径更优越信号完整性[15] - 玻璃基板作为新兴材料展现替代传统有机基板潜力 具有更优异表面平整度热稳定性和更低介电损耗 英特尔计划2026-2030年间实现量产[15] 行业竞争格局 - AI PCB市场呈现高端高度集中 中低端充分竞争格局 头部企业主导高多层板HDI板封装基板等高端市场[16] - 国内企业在AI PCB领域占据领先地位 产能持续供不应求 目前已排产至明年一季度 部分企业有望切入海外龙头供应链[16] - 日韩企业仍占据上游材料主要地位 国内企业通过并购加速研发等方式突破材料认证 获取高额附加值[16] 下游应用拓展 - 新能源汽车智能化推动单车PCB价值量从传统燃油车约500元提升至3000元以上 车载雷达自动驾驶系统带动柔性板和高可靠性PCB需求激增[17] - IC封装基板国产化率不足10% 在政策支持技术突破与下游需求爆发推动下 国产替代进入加速期[17] - 5G通信AI算力汽车电子等下游领域爆发式增长 推动行业从规模扩张转向高端化发展[17] 资本市场动态 - 国内PCB行业较为成熟 资本市场活动以定增再融资并购等途径为主 创投市场活跃度相对较低[17] - 上游材料设备仍存在大量发展机遇 相关投融活动多分布于此[17] - 2025年以来PCB赛道发生多起融资事件 包括河南光远A轮 雅科贝思A轮 亿麦矽Pre-A+轮 纳氟科技Pre-A+轮数千万人民币融资等[20]

CoWoP技术介绍 - CoWoP（Chip on Wafer on PCB）是辉达正在测试的新一代先进封装技术，计划与台积电CoWoS双线推进，预计2026年10月下一代Rubin GPU系列的GR150芯片同时采用两种封装技术 [1] - CoWoP技术先将裸芯片通过微凸点倒装到硅仲介层上，然后将整个芯片组件直接焊接在PCB主机板，省略CoWoS需要的封装基板工序，PCB不仅承担电连接还形成精细的重分布层 [2] - 与CoWoS相比，CoWoP实现封装基板与PCB一体化，设计更薄更轻，带宽更高，利用大尺寸PCB产线的高产能与成熟工艺，用成熟大面板PCB替代昂贵的ABF/BT载板，大幅降低材料与制造成本 [2] CoWoP技术优势 - CoWoP通过减少封装层级实现板卡一体化设计，在同一块板上完成多至10余层、30μm级线宽/线距的高速互连，兼具高带宽、低延迟与设计灵活性 [2] - 摩根大通指出CoWoP优势包括简化系统结构、提高资料传输效率、更好的热管理性能、更低的功耗、降低基板成本、潜在减少后端测试步骤 [3] - 摩根士丹利研究显示CoWoP可解决基板翘曲问题、增加NVLink覆盖范围、实现更高散热效率、消除某些封装材料的产能瓶颈 [4] 对产业链影响 - CoWoP对ABF基板厂商是负面消息，基板附加值可能大幅减少或完全消失，更复杂精细节距的信号路由将转移到RDL层，高端PCB层承担封装内路由步骤 [4] - CoWoP为PCB厂带来重大机遇，具备先进mSAP能力以及基板/封装技术的公司将更有优势，但mSAP目前25/25微米线/间距仍远低于ABF的亚10微米能力 [5] - IC载板厂认为先进封装如CoWoS结构仍将是未来五年市场主流，短期内不会被取代，新型CoWoP架构只是长期技术蓝图 [7] 技术挑战与商业化前景 - 目前只有苹果采用mSAP或SLP PCB技术，但节距尺寸更大、PCB板面积更小，将此技术扩展到大型GPU仍具技术与运营挑战，CoWoP中期商业化概率较低 [6] - 台积电CoWoS良率已接近100%，技术切换存在不必要风险，考虑到Rubin Ultra量产时程，推估其仍将沿用现有ABF基板技术而非转向CoWoP [6] - 台PCB厂对CoWoP取代CoWoS持保留态度，认为涉及整个产业链技术制程大幅提升，现阶段载板技术成熟价格合理，终端客户无急需改变理由 [7] 台积电CoPoS技术 - CoPoS是台积电为解决CoWoS量产瓶颈推出的下一代封装技术，结合CoWoS与FOPLP，以方形面板RDL层取代圆形硅仲介层，适合大规模量产 [3] - 台积电预计2026年在采钰建置首条CoPoS实验线，2028-2029年在嘉义投资量产厂，主要聚焦AI与高效能运算领域 [3] - 从商业化角度，CoPoS解决实际生产效率问题，优先顺序应高于CoWoP，一年内同时导入两个重大创新但未经实证的技术风险相当高 [7]

行业复苏前景 - 电子半导体行业2025年或迎来全面复苏 产业竞争格局加速出清修复 产业盈利周期和相关公司利润持续复苏 [1] - SW电子指数过去一周上涨1.65% 跑赢沪深300指数0.42个百分点 消费电子子板块涨幅达4.27% [1] 细分领域投资机会 - 半导体设计领域关注超跌且具备真实业绩和较低PE/PEG个股 AIOT SoC芯片建议关注中科蓝讯和炬芯科技 [1] - 模拟芯片建议关注美芯晟和南芯科技 半导体关键材料聚焦国产替代逻辑 [1] - 电子材料平台型龙头企业建议关注彤程新材 鼎龙股份 安集科技 [1] - 碳化硅产业链建议关注天岳先进 AIPCB中上游材料建议关注联瑞新材 东材科技 宏和科技 [1] 先进封装技术发展 - CoWoP有望成为下一代芯片封装技术 PCB制造 材料供应及设备环节有望受益 [2] - CoWoS是台积电主导的2.5D先进封装技术 突破传统封装在带宽和能效上的瓶颈 [3] - CoWoS分为CoWo-S CoWoS-L CoWo-R三大类 CoWo-S成熟度最高适用于AI芯片主流需求 [3] 技术应用与产能规划 - CoWoS应用场景高度聚焦高算力需求领域 包括AI算力芯片 HBM存储集成和云计算ASIC [3] - CoWoS产能供不应求 2024年月产能3.5万-4万片晶圆 2025年目标提升至7万-8万片 2028年计划增至15万片 [3] CoWoP技术优势 - CoWoP技术从CoWoS演变而来 核心在于取消ABF封装基板 将硅中介层直接键合至高密度PCB上 [4] - 去掉ABF基板可降低损耗 显著提升NVLink等高速互联覆盖范围和稳定性 优化电源效率 [4] - 取消封装盖和基板后热量直接传导至散热器 增强散热效率 [4]

核心观点 - AI热潮爆发 CoWoP有望成为下一代芯片封装技术 PCB制造 材料供应及设备环节有望受益 [1][3] - 英伟达正考虑将CoWoP导入下一代Rubin GPU中使用 CoWoP被认为是CoWoS后的下一代先进封装解决方案 [1][3] 市场行情回顾 - 过去一周SW电子指数上涨1.65% 板块整体跑赢沪深300指数0.42个百分点 [2] - 消费电子 其他电子II 电子化学品Ⅱ 光学光电子 半导体 元件涨跌幅分别为4.27% 4.06% 2.70% 1.51% 1.45% -1.59% [2] CoWoS技术现状 - CoWoS是台积电主导的2.5D先进封装技术 突破传统封装在带宽和能效上的瓶颈 [4] - 基于不同转接板类型可分为CoWo-S CoWoS-L CoWo-R三大类 CoWo-S成熟度最高适用于AI芯片主流需求 CoWoS-L是未来高性能GPU核心工艺 CoWo-R面向超大规模集成场景 [4] - 应用场景高度聚焦高算力需求领域 包括AI算力芯片 HBM存储集成和云计算ASIC [4] - 产能供不应求 预计2026年达到平衡 2024年月产能3.5万-4万片晶圆 2025年目标提升至7万-8万片 2028年计划增至15万片 [4] CoWoP技术优势 - 从CoWoS演变而来 核心在于取消ABF封装基板 将硅中介层直接键合至高密度PCB上 [5][6] - 去掉ABF基板可降低损耗 显著提升NVLink等高速互联覆盖范围和稳定性 优化电源效率 [6] - 取消封装盖和基板后热量直接传导至散热器 增强散热效率 [6] 产业链受益方向 - 有益于PCB制造环节企业 具备先进mSAP能力且熟悉基板/封装工艺厂商有望把握机遇 [6] - 材料供应与设备测试环节厂商有望获益 材料端包括电子布 可剥离铜箔等 [6] - PCB制造建议关注胜宏科技 深南电路 鹏鼎控股 材料供应建议关注宏和科技 方邦股份 [7] 行业投资建议 - 维持电子行业增持评级 电子半导体2025年或正在迎来全面复苏 产业竞争格局有望加速出清修复 产业盈利周期和相关公司利润有望持续复苏 [8] - 建议关注半导体设计领域超跌且具备真实业绩和较低PE/PEG个股 AIOT SoC芯片建议关注中科蓝讯和炬芯科技 模拟芯片建议关注美芯晟和南芯科技 [8] - 半导体关键材料聚焦国产替代逻辑 建议关注电子材料平台型龙头企业彤程新材 鼎龙股份 安集科技 碳化硅产业链建议关注天岳先进 AIPCB中上游材料建议关注联瑞新材 东材科技 宏和科技 [8]

CoWoS封装技术的挑战与演进 - CoWoS封装技术因高集成度优势成为行业核心，但面临工艺复杂、成本高昂及产能瓶颈等问题，制约行业发展[1] - 随着AI GPU芯片尺寸增大和HBM堆栈数量增加，CoWoS遇到光刻掩模尺寸限制单一模块最大封装面积的瓶颈[4] - 台积电正推动CoWoS从CoWoS-S/CoWoS-R向CoWoS-L升级，新版本在灵活性与经济性等核心指标上实现显著优化[2] CoPoS技术作为CoWoS的替代方案 - CoPoS将硅中介层替换为面板尺寸基板，突破现有技术瓶颈，实现更大封装尺寸和更优面积利用率[4] - CoPoS采用600mm×600mm等面板级封装规格，提高基板利用率至95%以上，单位面积成本降低20%以上[6] - 台积电计划2026年建立CoPoS实验线，2028-2029年实现量产，首家客户为英伟达[9] FOPLP技术的发展现状 - FOPLP继承FOWLP高I/O密度优势，采用面板载体使面积利用率超95%，成本比晶圆级封装节省20%以上[13] - 2022年FOPLP市场规模4100万美元，预计2028年达2.21亿美元，年复合增长率32.5%[14] - 日月光投入2亿美元建设FOPLP产线，计划2024年底试产600mm×600mm规格[18] - 三星已部署FOPLP技术，其Exynos W920处理器采用5nm EUV工艺与FOPLP封装方案[19] 行业巨头在FOPLP领域的布局 - 台积电计划2026年完成300×300mm FOPLP试产线建设，初期选择小尺寸面板切入[19] - 群创依托3.5代面板产线复用设备，计划2025年实现FOPLP量产，已通过客户验证[20] - 力成科技510×515mm规格FOPLP产品良率超预期，已获联发科订单并启动小量出货[22] CoWoP技术的优势与挑战 - CoWoP去除有机基板简化结构，信号路径缩短50%，散热效率提升30%，成本降低15-20%[27] - 技术要求PCB线宽/线距达10/10微米，当前高端PCB仅20/35微米，存在巨大技术难度[38] - 英伟达计划2025年测试CoWoP样板，2026年验证GR150平台，但短期内大规模应用可能性低[33] 先进封装技术未来格局 - 行业处于"成熟技术稳支撑、新兴技术谋突破"阶段，CoWoS仍居主导地位[36] - CoPoS定位为CoWoS长期演进方向，FOPLP凭借成本优势成为重要竞争者[36] - 技术成熟与标准统一将推动先进封装领域价值重构，支撑AI算力持续增长[36]

核心观点 - 随着AI算力需求爆发，CoWoS封装技术因工艺复杂、成本高昂及产能瓶颈等问题，推动业界加速探索替代方案 [2][39] - 台积电主导的CoPoS通过面板基板替代硅中介层，突破封装尺寸限制，计划2028年后量产，成为CoWoS的长期演进方向 [6][11][39] - FOPLP凭借成本低、灵活性强的特点，吸引日月光、三星、群创等巨头布局，虽因良率与标准缺失暂未放量，但在AI大尺寸封装需求驱动下潜力显著 [12][17][39] - 英伟达提出的CoWoP技术通过简化架构提升性能与成本优势，却因PCB技术壁垒、切换风险等短期内或难以落地，更多作为长期研发方向 [29][35][39] CoWoS封装技术的挑战 - CoWoS封装技术逐渐显露出工艺复杂性高、生产成本高、良率控制与测试环节难题、互连性能与电源完整性等电气特性方面的严峻考验 [2] - 台积电长期存在的产能瓶颈，已成为制约行业发展的不小困扰 [2] - 随着AI GPU芯片尺寸的增大以及HBM堆栈数量的增加，CoWoS遇到了光刻掩模尺寸限制了单一模块的最大封装面积的瓶颈 [6] CoPoS封装技术的优势 - CoPoS可以看作是CoWoS的面板化解決方案，核心差异在于将CoWoS中的硅中介层替换为面板尺寸基板 [6] - 这一关键升级使其得以突破现有技术瓶颈，实现更大的封装尺寸、更优的面积利用率和更大的生产灵活性与可扩展性 [6] - CoPoS采用600mm×600mm、700mm×700mm或310mm×310mm等面板级封装规格，提供了更多的封装空间、更高的I/O集成和改进的生产效率 [8][9] - 台积电已启动CoPoS试点线，计划2026年设立首条CoPoS封装技术实验线，目标是在2028年底至2029年间实现该技术的大规模量产 [11] FOPLP封装技术的发展 - FOPLP是扇出式封装与面板级封装的技术融合，兼具两类技术的核心优点 [16] - 其面积利用率超95%，显著高于传统晶圆级封装的85%，并具备批量生产能力强、成本低、周期短等特点 [17] - 市场分析机构Yole统计数据显示，2022年FOPLP市场规模约为4100万美元，预计未来五年将呈现32.5%的复合年增长率，到2028年增长到2.21亿美元 [18] - 日月光投入2亿美元采购设备，在高雄厂建立产线，计划今年年底试产FOPLP [22] - 三星已开始部署面向先进制程的FOPLP技术，其应用于可穿戴设备的Exynos W920 处理器便采用了5nm EUV工艺与FOPLP封装方案 [23] - 台积电初期将选择尺寸较小的300×300mm面板切入FOPLP领域，预计最快2026年完成小规模试产线的建设 [23][24] CoWoP封装技术的优势与挑战 - CoWoP的核心是通过将裸芯片直接通过微凸点倒装到硅中介层上，再与PCB基板键合，实现封装基板与PCB的一体化设计 [29] - 信号完整性提升：省去了传统封装中的有机基板层级，实现信号路径大幅缩短，信号传输损耗降低 [33] - 电源完整性强化：电压调节器可集成于更靠近GPU裸片的位置，大幅缩短供电路径，减少寄生电阻、电容和电感等参数 [33] - 热性能优化：采用"无盖设计"，散热器可直接接触GPU裸片，散热效率显著提升 [36] - PCB主板技术门坎大幅提高：Platform PCB 必须具 备封装等级的布线密度、平整度与材料控制 [36] - 返修与良率压力剧增：GPU裸晶直接焊接主板，失败即报废，制程容错空间低，良率提升难度大 [36] - 技术壁垒显著：CoWoP要求PCB线宽/线距（L/S）缩小至10/10微米以下，与ABF基板标准相当，但当前高密度互连（HDI）PCB的L/S为40/50微米 [37]

行业与公司 - 行业：半导体封装技术（先进封装领域） - 公司：NVIDIA（NVDA）、TSMC（台积电）、ASE（日月光）、Unimicron（欣兴电子）、Ibiden（揖斐电）、Ajinomoto（味之素）等供应链相关企业[1][7][8][12] --- 核心观点与论据 **1 CoWoP技术定义与潜在优势** - **技术定义**：CoWoP（Chip-on-Wafer-on-PCB）通过移除CoWoS封装中的ABF基板层，将中介层（Interposer）直接连接至PCB，采用高密度PCB技术（如mSAP/SLP）[1] - **优势**： - 简化结构，减少信号传输损耗，提升NVLink互联性能[1] - 更好的散热与更低功耗[1] - 降低ABF基板成本（随技术迭代成本上升）[1] - 可能减少后端测试步骤[1] - **挑战**：技术未经验证，当前仅苹果在SLP PCB中应用（但尺寸远小于GPU需求）[1] **2 商业化可能性评估** - **短期商业化概率低**： - PCB技术（mSAP）目前仅支持20-30μm线宽/间距，远落后于ABF基板的<10μm能力[2][8] - NVIDIA现有技术路线（CoWoS-L、CoPoS）与CoWoP方向矛盾[2] - TSMC未积极参与CoWoP研发，主要依赖PCB厂商和部分OSAT（外包封测厂）[5][12] **3 供应链影响分析** - **IC基板厂商**： - 负面：ABF基板需求可能消失，利空Ibiden、Ajinomoto（ABF材料供应商）[7] - 中性：Unimicron因同时布局ABF和PCB业务，影响较小[7] - **PCB制造商**： - 机会与挑战并存：需具备mSAP技术及封装经验（如Unimicron为苹果SLP供应商）[8] - 技术瓶颈：GPU PCB面积是苹果SLP的50倍以上，量产需巨额投资（洁净室、光刻设备）[8] - **测试环节**： - 测试步骤可能减少，但系统级/板级测试需求增加，整体测试强度不变[11] - **代工与OSAT**： - TSMC影响有限（芯片-中介层环节不变）[12] - OSAT需适应新封装结构（如日月光探索SiP技术）[12] **4 NVIDIA的技术领导力** - 持续创新：推动CoWoS-L、CoPoS、CoWoP及光学互联（CPO）技术，维持AI基础设施领先地位[13] --- 其他重要内容 - **术语表**：详细解释CoWoP、CoWoS、mSAP等关键技术术语[19] - **公司评级**： - NVIDIA（OW）、TSMC（OW）、Unimicron（OW）获增持评级；Ibiden（N）、Nittobo（N）中性[20][27][29] - **风险提示**：技术路径不确定性、PCB量产良率挑战、供应链竞争加剧[7][8][12] --- 数据引用 - ABF基板线宽：CoWoS-L达5μm，PCB mSAP仅20-30μm[2][8] - GPU PCB面积：较苹果SLP大50倍以上[8] - 苹果SLP PCB供应商：EMC市占率95%[10]

芯片封装技术CoWoP的核心观点 - 英伟达正在探索革命性的CoWoP封装技术，有望替代现有的CoWoS方案，通过去除ABF基板层，直接将中介层与PCB连接，简化系统结构并提升性能 [4][5] - 该技术具有潜在优势：更好的热管理、更低功耗、降低基板成本、减少后端测试步骤 [18] - 商业化面临多重技术挑战，中期内概率较低，但英伟达的创新领导力不受影响 [17][23] CoWoP技术原理与优劣势 - 技术路径：芯片-晶圆中介层制造后直接安装到PCB，跳过CoWoS中的ABF基板绑定步骤 [9] - 关键挑战：PCB线/间距尺寸（目前20-30微米）远低于ABF基板的亚10微米能力，大型GPU应用存在技术瓶颈 [12][20] - 历史背景：AI加速器对I/O数量和线/间距要求极高，ABF基板在5/5微米后也可能失效 [19] 供应链影响分析 - ABF基板厂商受负面冲击：附加值可能大幅减少或消失，信号路由转移至RDL层和高端PCB [14] - PCB制造商迎重大机遇：具备mSAP技术和基板/封装工艺知识的公司更具优势 [15] - 供应链参与度局限：高附加值封装生态参与者（如台积电）参与度低，商业化可能性降低 [22] 商业化前景与英伟达创新地位 - 技术矛盾：英伟达现有路线图（CoWoS-L、CoPoS）与CoWoP方向存在冲突 [21] - 行业领导力：公司通过CoWoS-L、CoPoS、CPO等技术持续引领AI基础设施创新，GPU领域优势稳固 [24]

半导体封装技术CoWoP分析 核心观点 - CoWoP（Chip-on-Wafer-on-PCB）是一种新型封装技术，通过省去CoWoS中的ABF基板层，将中介层直接与PCB互连，可能简化结构、提升效率并降低成本 [5][8] - 技术商业化可能性较低，因面临线宽/线距差距（PCB仅20-30微米 vs CoWoS-L的5微米）、技术验证不足及台积电参与度低等挑战 [11][12] - 英伟达可能在Rubin Ultra上同时推进CoWoS-L和CoWoP，但更倾向成熟CoWoS-L技术 [12] 技术原理与优缺点 - **原理**：完成中介层制造后直接安装到PCB，跳过ABF基板键合环节 [8] - **优势**： - 减少传输损耗，提升NVLink互连适用范围 [9] - 优化热管理，降低基板成本（基板成本每代上涨） [9] - 可能减少后端测试步骤 [9] - **劣势**： - 仅苹果验证过mSAP/SLP PCB技术，且GPU应用面临载流能力挑战 [10] - PCB线宽/线距与ABF基板差距显著（20-30微米 vs 亚10微米） [11][16] 商业化前景 - 中期可行性低，因技术路径与英伟达现有路线（CoWoS-L、CoPoS）冲突 [11] - 关键障碍： - 需PCB线宽/线距缩至10-20微米，当前仅达25/25微米 [14][16] - 台积电未积极参与，主要依赖PCB厂商和OSAT [12] 供应链影响 - **ABF基板厂商**：附加值可能降低，但PCB业务厂商可通过高价值mSAP板弥补（售价为现有HDI的1-2倍） [15] - **PCB制造商**： - 欣兴电子具优势（苹果SLP供应商+ABF业务经验），但需解决大尺寸板良率问题（面积达SLP 50倍以上） [16] - 需大规模投资洁净室、光刻工具等 [16] - **材料厂商**： - 覆铜板（CCL）可能采用含玻璃纤维的改进版本，EMC和Nittobo或受益 [17] - **测试环节**： - 板级测试（BLT）和系统级测试（SLT）需求可能上升，芯片探针测试增加 [18] 技术路径对比 - **CoWoS-L**：技术成熟，支持5/5微米线宽/线距，适合Rubin Ultra [12] - **CoPoS**：台积电与日月光主导的面板级封装替代路线 [12] - **CoWoP**：依赖PCB技术突破，需解决信号/电源布线分离或光互连技术应用 [14]

核心技术特点 - CoWoP代表Chip-on-Wafer-on-PCB技术路径 在完成芯片-晶圆中介层制造步骤后 中介层直接安装到PCB上 而非绑定到ABF基板上[2] - 通过去除CoWoS封装中的ABF基板层 直接连接中介层与PCB 利用高密度PCB技术简化系统结构[1] - 潜在优势包括减少传输损耗提升数据传输效率 改善热管理性能 降低基板成本 并可能减少后端测试步骤[5] 技术挑战 - PCB技术目前仅能达到20-30微米线/间距宽度 远低于ABF基板的亚10微米能力 与AI加速器期望性能存在显著差距[6][7] - 高密度互连PCB的线/间距为40/50微米 类基板PCB仅达20/35微米 缩小至10/10微米以下存在重大技术难度[8] - 技术扩展面临挑战 目前仅苹果公司采用类似技术但节距尺寸更大且PCB板面积更小 大型GPU需要更高载流能力[4] 商业化前景 - 中期商业化概率较低 受制于多重技术挑战 且高附加值封装生态系统参与者如台积电参与度不高[7][8] - 英伟达现有路线图向CoWoS-L和CoPoS发展 与CoWoP新方向存在矛盾 进一步降低商业化可能性[8] 供应链影响 - 对ABF基板厂商构成负面冲击 基板附加值可能大幅减少或完全消失 信号路由将转移至RDL层和高端PCB层[6] - 对PCB制造商构成重大机遇 具备先进mSAP能力及基板/封装工艺知识的公司更具优势[1][6] 行业创新意义 - 英伟达通过系统级方法持续引领数据中心AI基础设施创新 率先推出CoWoS-L封装并探索CoWoP/CoPoS技术[9] - 公司可能领导大规模共封装光学应用和1.6T光学技术发展 预计在未来数年内保持GPU领域领先优势[9]