行业概述 - 神经形态芯片是模仿人脑神经网络结构和功能的新型芯片，旨在构建具备信息感知、处理和学习功能的智能化计算平台 [2] - 主流实现技术包括数字CMOS型、数模混合CMOS型以及基于新型器件的混合系统三种 [2] 行业发展历程 - 行业历经三大阶段：2010-2018年为学术研究阶段，技术成熟度从33.25%跃升至95% [3] - 2019-2023年进入工程化突破期，专利申请峰值达96件，实现小规模生产与应用验证 [3] - 2024年至今为商业化加速阶段，2025年实现7纳米芯片量产，封装测试国产化率达92% [3] 市场规模 - 2024年中国神经形态芯片行业市场规模约为25.48亿元，同比增长12.89% [1][5] - 2024年中国人工智能核心产业规模约为6000亿元，同比增长3.68%，为神经形态芯片提供关键应用市场 [5] 技术进展 - 清华大学“天机芯”和浙江大学亿级神经元类脑计算机展示了技术实力 [1][5] - 2025年企业在7nm以下制程量产良率提升，部分实验性产品采用3D堆叠与新型忆阻器材料，能效比传统GPU提升50倍以上 [1][5] - 寒武纪思元370-N芯片支持脉冲神经网络加速，算力密度达10TOPS/W，接近人脑能效水平 [6] 产业链与竞争格局 - 产业链上游包括半导体材料（单晶硅、单晶锗等）、特殊材料（忆阻器等）及生产设备（光刻机等），中游为芯片研发生产，下游应用于人工智能、智能设备等领域 [5] - 竞争格局呈现“设计领先、制造突破”特征，设计环节华为海思、寒武纪、地平线三足鼎立，制造端中芯国际与长电科技构建完整产业链 [6] 重点企业经营情况 - 寒武纪2025年上半年营业收入为28.81亿元，同比增长4347.82%，归母净利润为10.38亿元，同比增长295.82% [7] - 中芯国际2025年上半年营业收入为323.48亿元，同比增长23.14%，归母净利润为23.01亿元，同比增长39.76% [7] - 中芯国际N+2工艺良率达99.98%，长三角建成全球首条28纳米神经形态芯片专用生产线，年产能达12万片 [7] 行业发展趋势 - 技术架构将围绕“存算一体+脉冲神经网络”迭代，7纳米及以下先进制程普及推动能效比跃升，光子芯片等技术将突破功耗瓶颈 [7] - 应用场景从专业领域向消费级市场扩展，涵盖自动驾驶、医疗健康、工业自动化和消费电子等领域 [8] - 在国家集成电路产业投资基金三期3440亿元注资驱动下，产业链加速国产化替代，设计、制造、封测等环节国产化率持续提升 [9][10]

融资与战略规划 - 公司完成B轮融资，规模超亿元人民币，由元禾璞华、哇牛资本等新机构出资，韦豪创芯、奇绩创坛等原有股东继续加持 [1] - 融资资金将精准投入三大核心战略方向：技术纵深突破与产品矩阵拓展、全球市场开拓与产业生态构建、人才梯队建设 [2] - 公司计划未来3年全力推进两代大容量大算力存算一体芯片研发，第二代芯片已流片成功，支持1~3B参数轻量化大模型，第三代芯片目标支持100B参数大模型推理，成本仅为目前方案的十分之一 [4] - 在市场拓展方面，公司将深化与头部终端品牌客户、上游核心供应商及模型算法公司的战略合作，构建“软硬结合”产业生态 [4] - 在人才建设方面，公司计划大规模扩充队伍，重点吸纳NPU架构、ESL建模、技术型市场等核心领域专业人才 [4] 技术优势与产品创新 - 公司致力于打造高能效、高面效、高带宽存算一体AI芯片，以突破传统冯·诺依曼架构的限制及境外先进工艺封锁 [2] - 公司采用多层级存算融合技术路径，将存算一体与近存计算结合，从根本上打破“存储墙”和“功耗墙”问题 [5][6] - 公司已构建完整的边缘AI芯片产品矩阵，ADA100超低功耗语音算力芯片采用感存算一体架构，实现强大算力与超低功耗的平衡 [6] - ADA100芯片体积仅1.4mm×1.6mm×0.45mm，待机功耗70μA，全功率功耗170μA，功耗水平仅为同类产品的五分之一到十分之一 [8] - 该芯片支持关键词识别、人声检测、场景分类等多种语音处理功能，后续方案将拓展至姿态检测、眼动追踪、生物信号识别等 [8] - 公司第二代ADA200视觉处理器方案已流片成功，支持IoT视觉/姿态控制，如眼动追踪、手势识别等 [10] 市场应用与商业进展 - ADA100芯片凭借超低功耗、小体积、低成本、易开发等优势，适用于智能眼镜、智能耳机、车机系统、智能家居及穿戴产品等领域 [8] - 公司芯片产品已在多家客户量产，并获得多个国际一线智能眼镜、智能耳机及助听器品牌的订单 [10] - 公司秉持“芯片算子联合优化”理念，与全球合作伙伴共同推动智能计算边界拓展，为万物互联夯实算力基础 [10]

行业背景与挑战 - 人工智能领域算力需求爆发式增长，AI算力需求每不到六个月便实现翻倍，增速远超摩尔定律驱动的硬件算力提升速度 [2] - 中国智能算力规模2025年已突破数十万亿亿次，国家计算力指数与数字经济、GDP增长紧密相关 [2] - 行业面临双重硬件制约：摩尔定律放缓导致晶体管尺寸微缩难度加大，以及先进光刻机单次曝光尺寸固定为858平方毫米，限制了GPU等单芯片的最大面积 [2][4] - 美国长期主导计算芯片体系，其依赖指令集、工具链、操作系统构成的完整生态支撑 [2] 芯片算力提升路径 - 将芯片算力拆解为三个核心要素：晶体管集成密度 × 芯片面积 × 单个晶体管算力 [4] - 传统提升集成密度路径依赖晶体管尺寸微缩，当前已实现每平方毫米数亿个晶体管的集成，例如英伟达H200 GPU在800平方毫米面积内集成近1000亿个晶体管，但面临功耗、成本与良率挑战 [6] - 未来实现超万亿晶体管集成需依托以芯粒技术为代表的2.5D/3D集成技术，将集成维度从“面密度”拓展至“体密度” [6] 芯粒技术发展 - 芯粒技术是融合架构设计、互联设计、存储封装、电源散热及先进光刻的综合技术体系 [6] - 为推进自主生态建设，牵头组建“中国中关村高性能芯片互联技术联盟”，已制定12项团体标准、牵头编制5项国家标准 [6] - 依托国家重大项目建设“北京芯力技术创新中心”，打造芯粒技术一站式服务平台，目前该平台已完成通线并初步具备小批量量产能力 [6] 晶圆级芯片技术路线 - 国际上存在两类典型晶圆级芯片技术路线：Cerebras WSE采用的曝光厂拼接技术，以及Tesla Dojo采用的完好晶粒结合有机基板重塑晶圆路线 [7] - 学院团队提出“硅基基板 + 完好晶粒”技术路线，经测试能支撑芯片算力达到3-15 PFlops@FP8，性能超过4纳米工艺的英伟达GB200 GPU [7] 存算一体与忆阻器技术 - 忆阻器采用“两电极 + 中间氧化层组变层”结构，通过施加电源脉冲调节电导可实现多比特非易失存储，单个忆阻器可同时承担多比特乘法器、加法器与存储单元的功能 [9] - 相比传统数字电路，忆阻器的能效比CPU、GPU提升一个数量级，且在擦写速度、耐久性、多比特存储能力及成本方面优于闪存、MRAM、PCM等其他非易失存储器 [9] - 忆阻器存算一体技术从器件材料优化、交叉阵列功能演示，发展到2018年后与CMOS电路集成打造原型芯片，呈现指数级发展趋势 [9] 忆阻器工艺突破 - 团队与中芯国际合作研发出覆盖55纳米、40纳米、28纳米、22纳米至12纳米多个节点的忆阻器集成工艺，具备良好的工艺迁移能力 [10] - 忆阻器集成规模达上百兆，良率可达4个9至6个9，实现4比特编程，40纳米、28纳米节点的存储产品已实现一定规模量产，工艺水平进入国际第一梯队 [10][12] 忆阻器核心创新方案 - 为提升计算精度，研发“混合训练架构”，研制出国际首款多阵列忆阻器存算一体系统，成功演示多层卷积神经网络计算，能效达110+ TOPS/W [12] - 为实现片上训练，提出“Stellar片上学习框架”，研制出国际首款全系统集成的支持片上高效学习的忆阻器双算力芯片，在相同任务下能耗比先进工艺数字芯片低1-2个数量级 [12] 产业化进展 - 忆阻器存储技术已相对成熟，台积电也在推进12纳米及更先进节点的忆阻器存储工艺研发 [15] - 团队孵化的企业已实现1-16MB典型规格忆阻器存储产品的量产 [15] - 孵化“北京亿元科技”初创公司，推出面向科研的存算一体硬件平台，并联合咪咕、字节跳动研发存算一体计算加速卡，在内容推荐场景开展探索性应用 [15] 未来发展方向 - 实现高算力芯片突破需依托多层次协同创新：引入存算一体新计算范式，并推动其与进程计算、主流计算架构的融合 [15] - 通过芯粒堆叠、单片三维集成等技术构建异构集成层次化芯片，突破单芯片面积限制 [15] - 团队正关注硅光、光电子融合等技术，计划引入光模块加速数据传输，丰富高效芯片的技术探索路径 [15]

天玑9500芯片发布与性能突破 - 联发科推出新一代旗舰5G智能体AI芯片天玑9500，首次推动端侧AI从尝鲜到好用[2] - 芯片基于第三代3nm制程工艺和全大核架构，集成超过300亿个晶体管[18] - NPU峰值性能相比天玑9400提升111%，同性能下功耗降低56%[18] - AI Benchmark跑分达15015分，接近上代芯片两倍，成为当前AI算力最强移动芯片[19] 端侧AI应用能力提升 - 支持手机端大语言模型处理128K字元超长文本，2秒内完成会议纪要总结[3] - 端侧生成图像仅需10秒，支持4K画质Diffusion Transformer生图，无次数限制[7][9] - 处理相同任务时功耗比天玑9400降低50%，所有AI应用完全在本地运行无需上传云端[11] - 端侧长文本处理能力达128K，相当于10小时录音内容[28] 芯片架构与技术优化 - 采用超性能+超能效双NPU架构，包含第九代AI处理单元和存算一体架构[22][26] - 首发支持BitNet 1.58bit量化推理框架，相比FP8精度功耗降低50%[25] - 存算一体架构使低功耗小模型运行功耗下降42%[28] - 升级Transformer专用固化电路，优化端侧训练内存至不足2G[27] 开发生态与行业合作 - 天玑AI开发套件支持混合专家模型等四大关键技术，端侧可运行7B参数大模型[30] - 联发科提供标准化AI开发范式，缩短从开发到部署时间[32][33] - vivo X300系列将搭载首个量产个性化定制AI端侧美颜功能[37] - OPPO Find X9应用天玑AI能力于小布识屏和意图搜索，提升NPU硬件使用率[40] 行业发展趋势 - 生成式AI进入实用化阶段，智能体技术让AI从工具进化成自主执行任务的数字员工[14] - 未来AI手机将结合云端大模型与端侧模型，端侧占比持续提升[15] - 端侧生成式AI推理成为技术落地最迫切需求，推动移动芯片快速进化[16][18] - AI手机发展趋势向个性化、主动服务转变，具备理解用户习惯和意图的能力[15][42]

文章核心观点 - 存算一体技术通过"数据不动计算动"的底层逻辑突破传统冯・诺依曼架构的"存储墙"和"功耗墙"困境，将AI算力能效提升数十倍，成为后摩尔时代最具颠覆性的技术路径[1] - 知存科技作为全球首批实现存算一体芯片量产商用的企业，通过"天才博士计划"加速培养跨域复合型人才，以应对行业技术爆发期的人才缺口挑战[1][6][7] - 存算一体技术已从前沿研究进入规模化量产阶段，大语言模型的爆发使其能效优势较传统卷积神经网络放大百倍，行业正经历从"量产验证期"向"规模应用期"跨越的关键阶段[3][12] 存算一体技术发展现状 - 技术跨过量产临界点：经过十余年沉淀，存算一体已从实验室成果进入规模化量产阶段，大语言模型爆发使其能效优势较传统卷积神经网络放大百倍[3] - 商业化落地成果：知存科技存算一体芯片已累计服务超30家客户，在智能物联网等场景实现商用[5] - 技术规模演进：当前存算一体芯片晶体管规模较英特尔8008微处理器的3500个晶体管实现至少百万倍增长[5] 行业人才需求与挑战 - 人才缺口严重：中国芯片专业人才缺口到2025年预计扩大至30万人以上[1] - 复合型人才稀缺：存算一体需要半导体器件、电路设计、AI算法的跨域协同，需具备解决存内计算噪声问题及通过算法、固件、电路和架构设计的综合能力[6] - 人才培养机制创新：知存科技采用"导师制+轮岗制"非常规体系，2年内完成2-3个核心研发岗位轮换，覆盖芯片设计到工具链开发全流程[7] 企业技术创新与研发实践 - 研发环境特色：开放式白板会议文化促进团队智慧最大化利用，拒绝闭门造车[10] - 技术攻坚重点：包括3D堆叠中"过孔寄生与通道串扰"难题，以及算法与存储单元匹配、良率提升等关键瓶颈[11] - 研发双轨挑战：团队既需攻克存算技术边界突破（从0到1），又要推动技术方案在量产线落地（从1到N）[11] 人才招聘战略与方向 - 薪酬竞争力：天才博士计划提供百万级薪资包，达到行业最高水准甚至超过部分头部大厂同类岗位[7] - 岗位覆盖范围：2026届招聘涵盖存算研发、数字/模拟电路设计、芯片架构、工艺与器件、编译工具、软硬协同、AI算法、热设计/热仿真等领域[11] - 核心吸引力：提供参与全球首个存算一体量产商用芯片迭代及下一代产品定义的机会，强调"共建技术未来"的共创感[7][11] 行业发展前景与应用方向 - 技术演进阶段：正处于从"量产验证期"向"规模应用期"跨越的关键节点[12] - 终端应用前景：端侧应用潜力巨大，如实现手机本地运行大模型而不发烫的高能效需求[11] - 产业标准建立：编译工具等岗位需解决存算架构与通用AI框架适配问题，行业内尚无参考经验，需要共同定义标准[11]

AI芯片与半导体设备 - AI芯片驱动先进逻辑半导体设备订单增长强劲 上半年两大龙头订单同比增长40% [1] - 先进封装技术可实现更高密度互连 被视为下一代封装技术核心 [1] AI计算平台发展 - 英伟达Rubin CPX降低Token生成成本 有望极大刺激AI应用总需求 [1] - 新产品将随AI工作负载整体增长而持续强劲增长 [1] 计算架构变革 - AI终端崛起或打破传统"计算"与"存储"分离架构 [1] - "存算一体"或"近存计算"有望走向台前 带动相应设备/材料需求 [1]

峰会概况 - 2025全球AI芯片峰会将于9月17日在上海浦东喜来登由由大酒店举行 主题为"AI大基建 智芯新世界" 聚焦AI新基建热潮及大模型下半场中国芯片破局[2] - 该峰会自2018年首次举办以来已邀请180+位产学研专家分享前沿研究 是国内AI芯片领域最具影响力的产业峰会之一[2] - 峰会结构包括主论坛 专题论坛 技术研讨会及展览区 展览区有超摩科技 奎芯科技等10+展商参展 AWE为战略合作机构[2][3] 主论坛议程 - 中山大学王中风教授发表《塑造智能未来：AI芯片的架构创新与范式转移》探讨三大解决方案突破瓶颈[7] - 云天励飞CEO陈宁分享《芯智AI 推理未来》介绍AI推理趋势及公司芯片布局[7] - 华为昇腾芯片总经理王晓雷解析《Open CANN：Why What & How》涉及CANN开源及计算系统架构[8] - 行云集成电路CEO季宇探讨《谁困住了AI产业》提出将大模型基础设施从大型机化转为白盒组装机化[9] - 奎芯科技副总裁唐睿演讲《Chiplet AI算力的基石》讨论Chiplet提升设计灵活性及内存带宽[9] - 清华大学刘学分享《智算超节点通信关键技术》介绍Scale-up通信互联解决方案[9] - 新华三总监刘善高解析《超节点集群的思考与实践》分享超节点技术路线及发展路标[9] - 高端对话由智一科技张国仁主持 与和利资本 普华资本等投资机构探讨大模型下半场中国AI芯片破局[10] 专题论坛：大模型AI芯片 - 上海交通大学冷静文教授报告《数据流体系架构研究进展》分析GPU架构优劣及数据流进展[18] - 曦望Sunrise副总裁陈博宇分享《大模型下半场：算力基础设施破局与产业协同》强调性价比为生死线[18] - 爱芯元智副总裁刘建伟探讨《以高智价比AI芯片重构"云-边-端"算力格局》介绍自研AI原生处理器[19] - 墨芯人工智能副总裁尚勇解析《AI普惠的"加速卡"》讨论双稀疏化算法与软硬协同设计[19] - 江原科技CTO王永栋分享《国产大算力AI芯片的突围与超越》探讨打破技术封锁策略[20] - 迈特芯工程师李凯介绍《面向个人智能体的端侧大模型芯片》基于国产工艺和3D-DRAM技术[20] - 北京智源研究院经理门春雷分享《面向多元AI芯片的统一编译器FlagTree》支持跨平台运行[20] - 北极雄芯副总裁徐涛探讨《前沿架构支持大模型应用的实践及展望》介绍Chiplet定制化方案[21] - Alphawave销售经理邓泽群解析《高速连接解决方案加速AI HPC Networking行业应用》分享IP及Chiplet方案[21] 专题论坛：AI芯片架构创新 - 清华大学胡杨副教授报告《晶圆级芯片计算架构与集成架构探究》探讨单片集成方式及设计约束[22] - 上海交通大学刘方鑫助理教授分享《面向人工智能多元场景的软硬件协同加速研究》涉及动态压缩框架及拟态计算[23] - 奕斯伟计算副总经理居晓波解析《RISC-V AI芯片的创新和应用》介绍64位RISC-V CPU及自研NPU[24] - Andes晶心科技经理林育扬探讨《人工智能与应用处理器中的创新应用》分析DeepSeekAI模型优势[24] - 酷芯微电子CTO沈泊分享《AI芯视界 智能眼镜芯片技术与创新》解决AI计算及功耗挑战[25] - 芯来科技助理副总裁马越解析《RISC-V深度耦合NPU 加速AI时代芯应用》推出矢量处理器及NPU IP[25] - 芯枥石CEO汤远峰探讨《端侧AI芯片的架构演进和挑战》覆盖政务医疗等行业方案[26] 技术研讨会：存算一体AI芯片 - 北京大学孙广宇教授报告《基于DRAM近存计算架构的大模型推理优化》分析DRAM近存计算芯片特点及挑战[34] - 中科院计算所研究员王颖探讨《异质异构存算一体芯片与系统软件栈》结合2 5D/3D集成技术优化AI应用[35] - 复旦大学陈迟晓副研究员解析《存算一体2 5D/3D/3 5D集成芯片》讨论先进集成技术可扩展性及挑战[35] - 微纳核芯副总裁王佳鑫分享《三维集成存算一体AI芯片》介绍18篇SCI论文研究成果[36] - 寒序科技CEO朱欣岳探讨《超高带宽磁性AI推理芯片的材料 器件 设计与算法联合优化》聚焦神经形态计算[36] 技术研讨会：超节点与智算集群 - 阿里云孔阳博士报告《AI应用发展与超节点趋势》负责数据中心互连方案设计[37] - 华为云专家侯圣峦分享《华为云超节点实践分享》解析CloudMatrix384超节点全对等互联架构[38] - 壁仞科技总监董朝锋探讨《OCS全光互连光交换超节点》介绍光跃LightSphere X获SAIL奖技术[38] - 之江实验室副主任高翔分享《智算集群深度可观测系统》实现故障控制及高效运维[39] - 矩量无限副总裁杨光解析《基于容器技术的异构芯片协同调度尝试》分享容器技术实践[40] - 中国电信经理孙梦宇探讨《国产算力优化的思考与实践》构建自动化评测及调优体系[40] - 基流科技VP陈维分享《Mercury-X 全栈自主的下一代AI智算系统》介绍全栈自主架构及高可用解决方案[41]

公司将继续着力于在智慧交通、数据要素、存算一体等业务提升竞争力并实现业绩提升 [1]

中国芯片产业核心痛点 - 先进工艺技术缺失导致3nm/5nm工艺短期内难以量产 传统工艺芯片算力密度低 无法满足千亿参数大模型运行需求[2] - 国内AI芯片产业长期依赖美西方闭源生态 CUDA生态垄断AI模型训练与推理软件链路 存在有硬件无软件的潜在风险[3] - 传统冯・诺依曼架构存在计算与存储单元分离问题 数据搬运形成存储墙瓶颈 千亿级参数模型导致数据搬运量指数增长和推理效率骤降[4] 三维存算一体技术突破 - 三维存算一体技术通过SRAM存算一体+DRAM三维堆叠在存储器内完成计算 从根本上消除数据搬运开销[5] - 22nm工艺下实现传统NPU/GPU在7nm工艺相当的算力密度 计算能效提升5-10倍 成本降低4倍[5] - 技术研发团队近六年发表14篇突破世界纪录的AloT芯片成果 获2021年度ISSCC最佳芯片展示奖和2024年度ISSCC最佳论文奖[6] RISC-V架构协同优势 - RISC-V架构具有开放、灵活、可扩展特性 允许自由修改扩展指令集且无需支付高昂授权费用[7] - 与三维存算一体技术融合可满足AI大模型高并行低功耗需求 缓解外部工艺封锁压力[7] - 微纳核芯作为RISC-V存算一体应用组组长单位 联合产业链推动技术生态化落地[8] 技术应用规划与产业合作 - 短期进入端侧大模型应用领域 赋能AI手机和AIPC等终端设备[8] - 中期向云端大模型应用拓展 与国产CPU/GPU结合提供大模型训练推理算力支撑[8] - 远期进军具身智能应用领域 已与手机、PC、服务器龙头企业开展产业链合作[8]

核心观点 - 科技板块在A股结构化行情中表现亮眼 硬件体系是数字时代的基础能源 算力发展是科技投资的核心主线之一 [1][3][6] 算力基建 - 算力是数字时代的基础能源 被类比为石油 是科技浪潮的基石 [3] - 存算一体技术将计算功能嵌入存储单元 实现数据就地处理 解决数据搬运产生的功耗与延迟问题 可降低芯片性能拖累 尤其适用于AI和自动驾驶等高算力场景 [9] - 存算一体通过存储即计算的物理重构化解存储墙困境 成为突破算力天花板的关键路径 是支撑未来算力经济性的关键基建 [9] 半导体产业链 - 中国在高端芯片 先进制程设备及关键材料领域仍依赖进口 但技术突破 算力需求及政策支持正加速产业链格局重塑进程 [6] - 重塑产业链格局是突破半导体领域卡脖子技术的关键路径 将重塑全球半导体产业链格局 兼具长期确定性和高成长性 [6] 先进封装技术 - 先进封装以光电共封装为核心 将光传输器件与芯片集成在同一封装内 缩短信号传输距离至毫米级 传统为厘米级 [13] - 该技术具有低功耗 低延迟 高宽带密度和小体积优势 提升数据传输效率并降低损耗 [13] - 先进封装推动光模块从传输配角向立体集成演进 市场规模有望大幅增长 [13] 投资产品聚焦 - 建信基金推出科技投资系列产品 包括中证新材料主题ETF基金代码159763 电子行业基金A类017746 C类017747 信息产业股票基金A类001070 C类014863 [7][11][14][15]