行业与公司概述 - 澜起科技专注于互联类芯片和AI服务器相关芯片，客户包括三星、海力士、美光科技等头部企业[2] - 公司股权结构分散，前三大股东为香港中央结算有限公司(7.66%)、中国电子投资控股(5.37%)、珠海融英(4.86%)，英特尔战略持股1.55%[2][4] - 2018-2024年营收从7亿元增长至39亿元，CAGR超13%，互联类芯片占比92%，服务器业务CAGR达77%[2][5][6] 核心产品与技术 - 两大产品线：互联类芯片（内存接口芯片、模组配套芯片）和服务器平台芯片（PCIe Retimer、MRCD、MDB）[3] - DDR5技术领先：出货量已超DDR4，支持第二/三代子代产品，DDR5引脚数288个，传输速率6,400（DDR3的两倍）[7][9][10] - 内存架构升级：DDR5时代LRDIMMs采用1+10架构（1 RCD+10 DMI），新增SPD、TS、PMIC芯片实现量价齐升[13][14] 市场趋势与机遇 - 全球AI服务器预计2026年突破200万台，2022-2024年CAGR近30%[2][8] - DDR5渗透率快速提升：2023年底30%，2024年底50%，2025年持续增长[10] - AI驱动高性能芯片需求：Retimer、MRCD、MDB芯片推动2024Q3营收同比增66%，净利润同比增近3倍[11] 研发与竞争壁垒 - 产品覆盖DDRx全系列，第二代RCD芯片2024年放量，第三/四代2024Q4出货，第五代已送样[15] - MRDIMM新品布局：第一代MRCD支持8,800速率已量产，第二代支持12,800速率完成送样[15] 财务与业绩展望 - 2025-2027年营收预期：55亿元（+51%）、74亿元（+34%）、90亿元（+22%）[17] - 2025-2027年净利润预期：22亿元（+56%）、30亿元（+37%）、37亿元（+24%），对应PE 39/28/23倍[17]

融资进展 - 寒武纪近40亿元人民币的定向增发方案已获上海证券交易所审核通过，将提交中国证监会注册 [1] - 定增募集资金总额不超过39 85亿元，较最初方案有所调减，资金将投向大模型芯片平台、软件平台及补充流动资金 [1] - 此次融资被市场视为公司抓住AI行业机遇的关键一步，股价一度创下985元历史新高 [1] 战略布局 - 公司在呼和浩特成立全资子公司，注册资本1亿元，经营范围包括集成电路芯片设计等，与"东数西算"工程战略协同 [3] - 呼和浩特算力总规模已突破10万P，预计2025年达1100MW，集聚46个数据中心项目，寒武纪参与共建全国首个绿色算电协同基地 [4] - 融资资金将为和林格尔新区项目提供支持，包括数据中心集群、芯片检测实验室等 [4] 业绩表现 - 2024年第四季度实现扭亏为盈，2025年第一季度营收同比激增42倍，首次实现季度扣非净利润为正 [5] - 东吴证券预测2025年归母净利润13 1亿元，东海证券预测营收84 43亿元/净利润15 95亿元，浙商证券预测净利润18 3亿元 [5] - 公司澄清网络流传的订单及收入预测为不实信息，强调经营正常 [5] 市场表现 - 截至8月15日收盘价923 7元/股，总市值达3864亿元 [6] 行业趋势 - 国产AI芯片核心瓶颈从需求转向高端芯片制造产能，市场预期产能缓解后头部设计公司出货量将激增 [4]

寒武纪定增进展 - 公司调减后约40亿元的定增方案获上交所审核通过，符合发行、上市及信息披露要求 [1] - 最终能否获得证监会同意注册的决定及其时间尚存不确定性 [1] 呼和浩特业务布局 - 寒武纪（呼和浩特市）信息技术有限责任公司成立，由寒武纪100%持股，注册资本1亿元，经营范围包括集成电路芯片设计及服务 [3] - 呼和浩特作为国家"东数西算"工程枢纽，算力总规模已突破10万P，预计2025年底达1100MW，集聚46个数据中心项目 [3] - 公司与呼和浩特共建全国首个绿色算电协同基地，包括2个10万卡数据中心集群等 [4] 业绩表现与预测 - 2024Q4营收同比环比大增，归母净利润扭亏为盈 [6] - 2025Q1营收同比增长4230.22%，归母净利润同比增长256.82%，首次实现季度扣非净利润为正 [6] - 东吴证券预测2025-2027年归母净利润分别为13.1亿、22.1亿、30.6亿元 [6] - 东海证券预测2025-2027年营收84.43亿、161.71亿、251.05亿元，归母净利润15.95亿、38.6亿、69.13亿元 [7] - 浙商证券预测2025-2027年营收75.3亿、134.6亿、205.6亿元，归母净利润18.3亿、28.2亿、46.5亿元 [7] 市场表现 - 公司股价最高达985元创历史新高，最新市值3864亿元 [6][9] - 市场传言2025年营收有望突破100亿元，但公司澄清为不实信息 [6] 行业背景 - 人工智能大模型和机器人大爆发背景下，叠加美国限制英伟达高端芯片出口，国内市场对国产芯片需求旺盛 [8] - 限制国内芯片设计厂商发展的关键是高端制造产能，产能提升将带动出货量增加 [8]

公司业务与市场地位 - 公司是中国领先的空间定位服务提供商 在导航定位芯片设计领域处于国内领先地位 提供支持北斗及全球主要GNSS的导航定位芯片和模组及相关解决方案[1] - 2024年GNSS芯片及模块出货量达1610万件 全球市场份额4.8% 位列全球第六大GNSS空间定位服务提供商[3] - 以双频高精度射频基带一体化GNSS芯片及模块出货量计 2024年位列全球第四大GNSS空间定位服务提供商[3] 核心技术优势 - 具备芯片级双频高精度定位技术、低功耗技术、高集成度一体化SoC设计技术等显著领先优势[3] - 核心产品包括大众消费领域标准精度和高精度芯片、汽车交通等专业领域高精度芯片、北斗短报文卫星通信芯片[3] - 产品应用于共享单车、智能驾驶、智能手机、智能穿戴设备、物联网、气象探测及形变监测等领域[3] 共享单车领域表现 - 在共享单车领域占据主导地位 截至2024年底应用于该行业的GNSS芯片销量突破1500万片 占北斗高精度共享单车市场总量90%以上[4] - 2024年与美团达成战略合作协议 并与哈啰及滴滴青桔开展深度合作[4] - 为共享单车提供导航芯片[2] 财务表现 - 2022-2024年营业收入分别为6.98亿元、6.45亿元和8.4亿元[6] - 同期毛利率持续下降 分别为12%、10.5%及9.8%[6] - GNSS芯片模块及相关解决方案业务毛利率从2022年36%降至2023年31.7% 2024年进一步降至27.3%[6] 盈利能力与研发投入 - 2022-2024年分别亏损9261.2万元、2.89亿元和1.41亿元[8] - 亏损主要由于业务扩张导致销售及营销雇员数量及相关开支增加[8] - 研发开支持续增长 2022-2024年分别为1.03亿元、1.1亿元、1.18亿元[8] 股权结构与上市进程 - 主要股东包括中电光谷（深圳）持股9.22%、深圳鼎信持股7.24%、比亚迪持股4.12%、珠海格力创业投资持股3.54%[6] - 曾于2022年进行A股上市辅导备案 后自愿终止A股上市进程[6]

万通发展跨界并购计划 - 公司拟投资8.54亿元通过增资及股权转让取得数渡科技62.98%股权，交易完成后数渡科技将成为控股子公司并纳入合并报表 [2] - 公司自称十年前已开始战略性收缩地产业务，近年持续谋求转型，此次并购旨在切入数字芯片领域，此前曾计划向光通信领域转型 [2] - 数渡科技核心产品为PCIe高速交换芯片，应用于服务器、AI计算及存储领域 [3] 标的公司财务及交易合理性 - 数渡科技2023年、2024年及2025年上半年营收分别为1581.04万元、3237.55万元、1628.33万元，同期净利润亏损6256.75万元、1.38亿元、3598.27万元 [3] - 万通发展2023年与2024年分别亏损3.30亿元、4.98亿元，2025年上半年预亏2200万至3300万元 [3] - 交易所质疑收购合理性，要求说明是否影响持续经营能力，公司回应称具备整合所需人员、技术和资金储备，预计标的2025年四季度可批量供货并收窄亏损 [4] 交易估值与业绩承诺 - 数渡科技净资产6460.09万元，估值达12.72亿元，增值12.07亿元，增值率1869.01% [6] - 交易分两阶段：1亿元增资认购9.09%股权，7.54亿元受让53.89%股权 [6] - 业绩承诺期为交割后三年，要求累计营收不低于15.8亿元（2025-2027年分别不低于8000万元、5亿元、10亿元），且每年需完成至少一款核心芯片研发并量产 [7]

产品发布 - 澜起科技推出第六代津逮®性能核CPU（C6P），面向数据中心、人工智能、云计算及关键行业基础设施提供高性能算力引擎 [1] - C6P采用先进架构设计，单颗CPU最高支持86核/172线程，最大三级缓存336MB，支持单路/双路部署，通过4组UPI互联通道（24GT/s）实现多处理器协同 [1] - 内存子系统采用8通道DDR5架构，最高支持6400MT/s RDIMM或8000MT/s MRDIMM，显著提升带宽与扩展能力 [1] 技术特性 - 提供88条PCIe® 5.0通道并兼容CXL® 2.0协议，优化GPU/FPGA等加速器连接带宽 [2] - 封装与管脚设计与英特尔至强®6处理器完全一致，支持X86指令集，实现应用无缝迁移 [2] - 集成数据保护与可信计算加速功能，支持芯片级安全防护，满足金融、政务、医疗等高合规性需求 [2] 生态建设 - 深度参与openEuler、龙蜥（OpenAnolis）、OpenCloudOS等开源操作系统社区建设 [2] - 与主流云服务商、数据库厂商及硬件供应商完成广泛兼容性认证 [2] 市场地位与业绩 - 按收入计算，澜起科技为全球最大内存互联芯片供应商，2024年市场份额达36 8% [3] - 全球两大PCIe Retimer提供商之一，首家推出CXL MXC芯片的公司 [3] - 2025年半年度预计营收26 33亿元（同比+58 17%），归母净利润11-12亿元（同比+85 5%-102 36%） [3] - 业绩增长驱动因素包括DDR5内存接口芯片出货量显著增长、三款高性能运力芯片收入达2 94亿元（同比大幅增长） [3]

产品发布与技术特性 - 推出第六代津逮®性能核CPU（C6P） 专为数据中心、人工智能、云计算及关键行业基础设施提供高性能算力引擎 [2] - 采用先进架构设计 单颗CPU最高支持86个高性能核心和172个线程 最大三级缓存容量达336MB [2] - 支持单路与双路部署 通过4组UPI互联通道实现多处理器协同 最高速率达24GT/s [2] - 内存子系统采用8通道DDR5架构 最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM [2] - 提供88条PCIe® 5.0通道并兼容CXL® 2.0协议 为GPU/FPGA等加速器提供高带宽连接 [3] - 采用与英特尔至强®6处理器完全一致的封装与管脚设计 支持X86指令集无缝迁移 [3] 安全与生态建设 - 集成数据保护与可信计算加速功能 支持芯片级数据加解密算法和平台可信度量 [3] - 构建开放协同的津逮®生态体系 深度参与openEuler/龙蜥/OpenCloudOS等开源社区建设 [3] - 与主流云服务商/数据库厂商及核心硬件供应商完成广泛兼容性认证 [3] 市场地位与财务表现 - 成为全球最大内存互联芯片供应商 2024年市场份额达36.8% [4] - 系全球两大PCIe Retimer提供商之一 且为首家推出CXL MXC芯片的公司 [4] - 2025年半年度预计营业收入约26.33亿元 同比增长58.17% [4] - 预计同期归母净利润11.00-12.00亿元 同比增长85.50%-102.36% [4] - 业绩增长主要源于DDR5内存接口及模组配套芯片出货量显著增长 以及三款高性能运力芯片合计销售收入达2.94亿元 [5]

产品发布 - 公司推出第六代津逮性能核CPU C6P 旨在为数据中心 人工智能 云计算及关键行业基础设施提供算力引擎[1] - C6P采用先进架构设计 单颗CPU最高支持86个高性能核心和172个线程 最大三级缓存容量达336MB[1] - 产品支持单路与双路部署 通过4组UPI互联通道实现多处理器协同 最高速率达24GT/s[1] - 内存子系统采用8通道DDR5架构 最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM[1] - 提供88条PCIe5.0通道并兼容CXL2.0协议 为GPU FPGA等加速器提供连接带宽[2] 技术特性 - C6P采用与英特尔至强6处理器完全一致的封装与管脚设计 支持X86指令集 用户现有应用可无缝迁移[2] - 集成数据保护与可信计算加速功能 支持数据加解密算法和平台可信度量 提供芯片级安全防护[2] - 产品为金融 政务 医疗等关键行业提供高标准隐私保护与合规性解决方案[2] 市场地位 - 公司是全球最大内存互联芯片供应商 2024年占据36.8%市场份额[3] - 公司是全球两大PCIe Retimer提供商之一 也是首家推出CXL MXC芯片的公司[3] 财务表现 - 2025年半年度预计实现营业收入约26.33亿元 同比增长约58.17%[3] - 预计同期归属于母公司所有者的净利润为11.00亿元—12.00亿元 同比增长85.50%—102.36%[3] - 业绩增长主要受益于AI产业趋势 DDR5内存接口及模组配套芯片出货量显著增长[3] - 三款高性能运力芯片合计销售收入2.94亿元 同比大幅增长[3] 生态建设 - 公司正积极构建开放协同的津逮生态体系 深度参与openEuler 龙蜥 OpenCloudOS等主流开源操作系统社区建设[2] - 公司与主流云服务商 数据库厂商及核心硬件供应商完成广泛兼容性认证[2]

芯片设计基本概念 - 芯片设计是将电子系统转化为物理集成电路的复杂过程，涉及多阶段协作与严格验证，整体过程非常复杂且存在一定风险[11] - 芯片设计根据对象可分为数字芯片设计和模拟芯片设计，本PPT主要介绍数字芯片设计[11] - 芯片设计层级包括系统层、寄存器传输层(RTL)、门级层、晶体管层、布局布线层和掩模层，其中RTL层是寄存器传输层，门级层由晶体管搭建，掩模层是最底层[11][12] - 芯片设计最终产物是掩模(光掩模版)，用于光刻机完成最重要的光刻步骤[17] - 早期芯片设计采用自底向上(Bottom-Up)思路，工程师直接绘制物理版图；目前主流是自顶向下(Top-Down)思路，先宏观再微观[18][24] - 芯片设计分为四个阶段：规格定义、系统设计、前端设计(逻辑设计)和后端设计(物理设计)[25] - 前端设计关注功能正确性和逻辑优化，输出门级网表和验证报告；后端设计关注物理实现和工艺约束，输出GDSII版图和物理验证报告[28][29] - EDA(电子设计自动化)工具贯穿芯片整个研发和生产周期，能显著提高设计效率、精度和成功率[33] - 全球EDA行业第一梯队是Synopsys、Cadence和Siemens EDA，市场份额超过70%；国内企业如华大九天市场份额较小[38] - 2020至2024年全球芯片设计市场复合增长率9.8%，2024年市场规模突破4800亿美元；中国市场占比从19%提升至28%[39] - 芯片设计难度取决于芯片种类、功能和性能，高端数字芯片(如CPU、GPU)需数百至数千人团队，耗费上亿甚至上百亿美元资金；简单芯片设计周期1-1.5年，资金耗费百万至千万级[40] - IP核是预先定义、经过验证且可重复使用的模块化功能单元，分为硬核(版图形式)、固核(网表形式)和软核(HDL语言形式)[42][43] 规格设计 - 规格设计是芯片设计第一步，团队与客户沟通确定芯片功能、环境、算力、成本、功耗、接口和安全等级等需求[47] - 需求转化为芯片基本参数，最终以Spec(芯片规格说明书)文件记录[47] 系统设计 - 架构工程师根据规格Spec设计具体实现方案，包括芯片架构、业务模块、供电、接口、时序、性能指标、面积和功率约束等[48] - 复杂芯片可能采用多核架构或异构集成架构，架构师需优化功能模块连接方式、数据通路和创新计算模式[48] - 架构师决定哪些功能用软件实现、哪些用硬件实现，以及哪些部分采购IP核或自主开发[48] 前端设计(逻辑设计) - 前端设计将功能需求转化为可实现的电路逻辑，确保功能正确性，不考虑物理实现细节[29] - 主要步骤包括HDL编码、仿真验证、逻辑综合、静态时序分析(STA)和形式验证[51][66] - HDL编码使用Verilog或VHDL语言进行RTL级别代码描述，Verilog代码常被称为RTL代码[52][56] - 仿真验证(前仿真)在理想状态下进行，通过输入激励检测输出波形是否符合预期，工具包括VCS、Qustasim和Verdi[57] - 逻辑综合将RTL代码翻译成门级网表，包括翻译、优化和映射三个步骤[57] - 静态时序分析(STA)验证时序特性，检查建立时间和保持时间违例，确定芯片最高工作频率和时序约束满足情况[62] - 形式验证通过数学手段验证逻辑综合后网表的功能等效性，包括等效性检查和覆盖率评估[68] - 前端设计输出门级网表和验证报告，关键工具包括HDL仿真器和逻辑综合工具[28][66] 后端设计(物理设计) - 后端设计将前端网表转化为物理版图，专注于物理实现，考虑制造工艺约束、信号完整性和功耗管理[29][72] - 主要步骤包括可测性设计(DFT)、物理布局、寄生参数提取、信号完整性分析、静态时序分析(STA)、形式验证、后仿真、物理验证、功耗分析和工程变更(ECO)[71][87][88][90][91][95][96] - 可测性设计(DFT)插入扫描链、内建自测试(BIST)等架构，提升电路内部信号控制与观测能力[76] - 物理布局包括布局规划、布局、时钟树综合(CTS)和布线，需平衡空间利用率、总线长度和时序[77][83][84][85] - 布局规划需结合晶圆厂PDK(工艺设计套件)资料，安排宏单元模块、核心区域和电源网络[78] - 时钟树综合(CTS)构建时钟网络，使时钟延迟差异最小，偏差控制在时钟周期10%以内[84] - 布线需满足工艺规则和电性能约束，连接各单元和I/O pad[85] - 寄生参数提取和信号完整性分析解决导线电阻、互感和耦合电容引发的噪声、串扰和反射问题[89] - 后仿真(时序仿真)验证真实工艺条件下的时序、功耗和信号完整性，关注建立时间、保持时间和物理效应[93] - 物理验证包括LVS(版图对原理图)、DRC(设计规则)和ERC(电气规则)检查，确保版图正确性和一致性[97] - 功耗分析确保PPA(性能、功耗、面积)平衡，分析IR drop和电迁移，工具包括Redhawk、Voltus和Ptpx[98] - 工程变更(ECO)局部修改单元位置或布线，解决STA或后仿真发现的违例问题[99] - 签核(Sign-off)是流片前最后一道关卡，包括物理验证、STA、功耗和可靠性分析，需所有检查通过[104] - 后端设计输出GDSII版图和物理验证报告，关键工具包括布局布线工具和物理验证工具[28][103] 流片(Tape-out) - 流片名称源于历史上设计数据写入磁带传给工厂，现指物理版图以GDSII文件格式交给晶圆厂试生产[108] - GDSII文件包含层次结构、几何信息、特殊功能区域和材料属性信息[109] - 光刻掩模版制造过程包括无掩模光刻机曝光、显影定影、铬层刻蚀和清洗，形成透光和不透光区域[110] - 流片成功后进行批量生产，失败则评估降级使用或重来[115]

跨界收购合理性 - 万通发展拟以8.54亿元现金收购芯片设计企业数渡科技62.98%股权，引发上交所问询 [1] - 数渡科技2023年至2025年上半年累计净亏损2.36亿元（2023年亏6256.75万元、2024年亏1.38亿元、2025年上半年亏3598.27万元），尚未实现稳定盈利 [2] - 万通发展自身连续两年巨亏（2023年亏3.30亿元、2024年亏4.98亿元），2025年上半年预亏6400万至7500万元 [2] - 上交所要求公司量化分析标的亏损原因，结合行业竞争格局（如IDM与Fabless模式差异）、技术壁垒及同行业可比公司经营情况，说明跨界收购的商业逻辑 [2] 估值合理性矛盾 - 截至2025年6月末，数渡科技净资产仅6460.09万元，但整体估值高达14亿元，增值率超20倍 [2] - 交易方案显示：万通发展拟以1亿元增资认购其9.09%股权，再以7.54亿元收购53.89%股权 [2] - 上交所要求公司补充披露评估细节、未设置业绩承诺的原因，并解释估值与标的历史融资及净资产水平的巨大差异 [2] 资金链与支付安排 - 万通发展2025年一季报显示账面货币资金11.68亿元，但支付收购款8.54亿元，叠加有息负债余额17.53亿元，存在明显资金缺口 [3] - 控股股东嘉华东方及其一致行动人合计质押公司股份比例达97.17%，且部分股份处于冻结状态，实际控制人流动性高度紧张 [3] - 上交所要求公司明确披露收购资金中自有资金与自筹资金的比例、分期支付安排，并核查交易对方是否与控股股东存在关联关系或利益输送 [3] 内幕信息泄露疑云 - 公告披露前（8月9日），公司股价提前涨停；公告后（8月11日）再获涨停，并在问询函下发次日（8月12日）逆势实现"三连板"，三日累计成交额超30亿元 [3] - 上交所要求公司全面自查内幕信息管控流程，说明筹划期知情人员名单及是否存在信息泄露 [3]