芯片设计基本概念 - 芯片设计是将电子系统转化为物理集成电路的复杂过程，涉及多阶段协作与严格验证，整体过程非常复杂且存在一定风险[11] - 芯片设计根据对象可分为数字芯片设计和模拟芯片设计，本PPT主要介绍数字芯片设计[11] - 芯片设计层级包括系统层、寄存器传输层(RTL)、门级层、晶体管层、布局布线层和掩模层，其中RTL层是寄存器传输层，门级层由晶体管搭建，掩模层是最底层[11][12] - 芯片设计最终产物是掩模(光掩模版)，用于光刻机完成最重要的光刻步骤[17] - 早期芯片设计采用自底向上(Bottom-Up)思路，工程师直接绘制物理版图；目前主流是自顶向下(Top-Down)思路，先宏观再微观[18][24] - 芯片设计分为四个阶段：规格定义、系统设计、前端设计(逻辑设计)和后端设计(物理设计)[25] - 前端设计关注功能正确性和逻辑优化，输出门级网表和验证报告；后端设计关注物理实现和工艺约束，输出GDSII版图和物理验证报告[28][29] - EDA(电子设计自动化)工具贯穿芯片整个研发和生产周期，能显著提高设计效率、精度和成功率[33] - 全球EDA行业第一梯队是Synopsys、Cadence和Siemens EDA，市场份额超过70%；国内企业如华大九天市场份额较小[38] - 2020至2024年全球芯片设计市场复合增长率9.8%，2024年市场规模突破4800亿美元；中国市场占比从19%提升至28%[39] - 芯片设计难度取决于芯片种类、功能和性能，高端数字芯片(如CPU、GPU)需数百至数千人团队，耗费上亿甚至上百亿美元资金；简单芯片设计周期1-1.5年，资金耗费百万至千万级[40] - IP核是预先定义、经过验证且可重复使用的模块化功能单元，分为硬核(版图形式)、固核(网表形式)和软核(HDL语言形式)[42][43] 规格设计 - 规格设计是芯片设计第一步，团队与客户沟通确定芯片功能、环境、算力、成本、功耗、接口和安全等级等需求[47] - 需求转化为芯片基本参数，最终以Spec(芯片规格说明书)文件记录[47] 系统设计 - 架构工程师根据规格Spec设计具体实现方案，包括芯片架构、业务模块、供电、接口、时序、性能指标、面积和功率约束等[48] - 复杂芯片可能采用多核架构或异构集成架构，架构师需优化功能模块连接方式、数据通路和创新计算模式[48] - 架构师决定哪些功能用软件实现、哪些用硬件实现，以及哪些部分采购IP核或自主开发[48] 前端设计(逻辑设计) - 前端设计将功能需求转化为可实现的电路逻辑，确保功能正确性，不考虑物理实现细节[29] - 主要步骤包括HDL编码、仿真验证、逻辑综合、静态时序分析(STA)和形式验证[51][66] - HDL编码使用Verilog或VHDL语言进行RTL级别代码描述，Verilog代码常被称为RTL代码[52][56] - 仿真验证(前仿真)在理想状态下进行，通过输入激励检测输出波形是否符合预期，工具包括VCS、Qustasim和Verdi[57] - 逻辑综合将RTL代码翻译成门级网表，包括翻译、优化和映射三个步骤[57] - 静态时序分析(STA)验证时序特性，检查建立时间和保持时间违例，确定芯片最高工作频率和时序约束满足情况[62] - 形式验证通过数学手段验证逻辑综合后网表的功能等效性，包括等效性检查和覆盖率评估[68] - 前端设计输出门级网表和验证报告，关键工具包括HDL仿真器和逻辑综合工具[28][66] 后端设计(物理设计) - 后端设计将前端网表转化为物理版图，专注于物理实现，考虑制造工艺约束、信号完整性和功耗管理[29][72] - 主要步骤包括可测性设计(DFT)、物理布局、寄生参数提取、信号完整性分析、静态时序分析(STA)、形式验证、后仿真、物理验证、功耗分析和工程变更(ECO)[71][87][88][90][91][95][96] - 可测性设计(DFT)插入扫描链、内建自测试(BIST)等架构，提升电路内部信号控制与观测能力[76] - 物理布局包括布局规划、布局、时钟树综合(CTS)和布线，需平衡空间利用率、总线长度和时序[77][83][84][85] - 布局规划需结合晶圆厂PDK(工艺设计套件)资料，安排宏单元模块、核心区域和电源网络[78] - 时钟树综合(CTS)构建时钟网络，使时钟延迟差异最小，偏差控制在时钟周期10%以内[84] - 布线需满足工艺规则和电性能约束，连接各单元和I/O pad[85] - 寄生参数提取和信号完整性分析解决导线电阻、互感和耦合电容引发的噪声、串扰和反射问题[89] - 后仿真(时序仿真)验证真实工艺条件下的时序、功耗和信号完整性，关注建立时间、保持时间和物理效应[93] - 物理验证包括LVS(版图对原理图)、DRC(设计规则)和ERC(电气规则)检查，确保版图正确性和一致性[97] - 功耗分析确保PPA(性能、功耗、面积)平衡，分析IR drop和电迁移，工具包括Redhawk、Voltus和Ptpx[98] - 工程变更(ECO)局部修改单元位置或布线，解决STA或后仿真发现的违例问题[99] - 签核(Sign-off)是流片前最后一道关卡，包括物理验证、STA、功耗和可靠性分析，需所有检查通过[104] - 后端设计输出GDSII版图和物理验证报告，关键工具包括布局布线工具和物理验证工具[28][103] 流片(Tape-out) - 流片名称源于历史上设计数据写入磁带传给工厂，现指物理版图以GDSII文件格式交给晶圆厂试生产[108] - GDSII文件包含层次结构、几何信息、特殊功能区域和材料属性信息[109] - 光刻掩模版制造过程包括无掩模光刻机曝光、显影定影、铬层刻蚀和清洗，形成透光和不透光区域[110] - 流片成功后进行批量生产，失败则评估降级使用或重来[115]