美国EDA巨头对华断供事件 - 美国商务部BIS要求Synopsys和Cadence对中国部分企业断供EDA软件工具，主要针对"军事最终用户"清单中的中国企业[2][4] - Synopsys收到BIS通知后暂停发布2025财年业绩指引，Cadence需对华出口申请许可证[2][4] - 西门子EDA虽未官宣但已对中国客户进行软件核验并停止部分升级[4] - 断供范围限于特定企业，已购软件仍可使用，影响小于市场传闻的"全面暂停"[5] 全球及中国EDA市场格局 - 2022年全球EDA市场规模134.37亿美元（+1.8%），预计2023年达145.26亿美元[6] - 2022年中国EDA市场规模115.6亿元（+11.8%），预计2023年达130.5亿元[6] - Synopsys、Cadence、西门子全球市占率分别为32%、29%、13%，合计74%[6] - 三巨头在中国市场份额超80%，2024财年Synopsys中国收入10亿美元（占16%），Cadence中国收入5.5亿美元（占12%）[6][8] 资本市场反应与行业影响 - 美国EDA巨头股价累计跌超10%，中国华大九天、概伦电子分别涨15%和20%[5] - EDA是芯片设计核心工具，被称为"芯片之母"，技术壁垒高且产业地位关键[5][6] - 国产EDA生态初步建立但较脆弱，当前是集成电路"卡脖子"环节[7][11] 国产EDA发展现状 - 中国EDA企业数量从2018年10家增至120家以上，国产化率从6.24%提升至11.48%[12] - 华大九天2024H1营收4.44亿元（+9.62%），净利润3787万元（-54.81%）因研发投入3.49亿元[13] - 华大九天部分工具支持5nm工艺，数字工具全支持7nm工艺[15] - 国产EDA厂商开启并购：华大九天收购芯和半导体，概伦电子收购锐成芯微和纳能微[15] 技术路径与政策支持 - 国产EDA厂商各有侧重：华大九天主攻数字电路，概伦电子专长模拟电路，广立微专注验证工具[15] - 中国半导体行业协会预测2025年EDA市场规模184.9亿元，占全球18.1%[16] - 美国2018年起逐步升级EDA技术制裁，中国加速国产替代研发[11]

三维集成电路与先进封装技术 - 三维集成电路(3D IC)为AI算力和高端数模混合集成提供设计灵活性，堆叠芯片架构成为下一代产品关键[3] - 2.5D/3D封装通过中介层过孔或互连凸块实现Die间连接，但需自动化验证确保系统正确性[3] - 高互连密度先进封装包括2.5D/3D/3.5D/SiP/FOWLP/MCM等多种形式[8] 3Sheng EDA工具核心功能 - 提供堆叠芯片Die间、Die与中介层互连的组装级验证，支持跨工艺节点设计的DRC/LVS检查[10] - 关键性能涵盖跨Die设计规则检查、系统级寄生效应验证、静态时序分析及数据完整性签核[12] - 采用机器学习算法实现2.5D异常网络检测，提升同构阵列重复性设计的准确性[18] 物理验证技术亮点 - LVS检查通过解析Verilog代码与GDS层关系，验证多Chiplet物理连接，缩短集成周期[15] - DRC工具支持几何规则、多层检查及Foundry规范，自动修复线端间隔/差分线屏蔽等工艺违规[28] - 独特功能包括跨层级一致性验证、网表-版图联动分析及2.5D连接规则自定义配置[13] 行业应用场景 - 2.5D堆叠芯片主要应用于军事/航空航天/高端算力领域，3D扇出封装侧重消费电子[4] - 工具覆盖芯片设计公司、代工厂和OSAT企业对三维集成后摩技术的验证需求[4] - 支持中介层布线验证、互连对准检查及BGA-基板连接等全流程物理验证[22] 工具平台扩展能力 - 集成架构设计-测试-物理实现-仿真-验证五引擎，实现Chiplet快速设计闭环[30] - 兼容第三方工具完成可靠性设计，持续完善2.5D/3D/晶上集成系统自动化方案[31]

英特尔18A制程进展 - 英特尔与微软签署18A制程晶圆代工合约 并正与英伟达和Google洽谈合作 可能作为台积电N2制程的替代选项 [1] - 18A制程被英特尔称为美国最先进芯片制程 部分报导称其效能与台积电N2制程相匹敌 [1] - 18A制程芯片预计2024年下半年进入稳定量产阶段 目前处于风险试产阶段 [1][1] 行业竞争格局 - 英特尔18A制程吸引科技巨头兴趣 包括英伟达和Google 可能挑战台积电的霸主地位 [1] - 科技媒体将18A制程合作比喻为"iPhone时刻" 突显其潜在行业影响力 [1] - 英特尔新任CEO陈立武将战略重点放在电子设计自动化 封装及晶圆代工领域 [1] 地缘政治因素 - 美国科技公司对18A制程的兴趣部分源于降低地缘政治风险及缓解关税压力的需求 [1] - 英特尔的供应链相比台积电和三星更具多元化优势 在特朗普可能加征半导体关税的背景下更具竞争力 [2] - 18A制程若成功量产 英特尔将获得显著的地缘政治优势 [2]

电子设计自动化(EDA)行业趋势 - 当前EDA供应商需在多芯片集成设计中更早引入多物理场分析，设计变更可能对SoC/封装产生系统性影响[2] - 三维集成电路EDA成为传统芯片升级关键工具，通过堆叠设计实现性能提升30%以上，同时降低功耗20%[2] - 2.5D/3D堆叠技术正推动RISC-V、AI、GPU等芯片发展，国产EDA借此缩小与国际差距[2] 硅芯科技公司概况 - 专注2.5D/3D堆叠芯片EDA软件研发，创始团队自2008年起研究前沿芯片架构设计[5] - 研发团队在堆叠芯片后端布局/布线/测试等领域具有世界领先成果[5] - 产品已通过先进封装产业验证，服务AI/GPU/CPU/NPU等芯片设计客户[5] 3Sheng Integration Platform技术亮点 - 集成系统规划、物理实现、测试设计等五大引擎，支持三维异构系统敏捷开发[3][5] - 独创统一数据底座技术，实现跨Die协同设计优化，缩短开发周期40%[3][10] - 已建立完整客户案例库，覆盖硅光、FPGA等特殊应用场景[5] 行业核心痛点与解决方案 - 当前3D IC设计存在架构缺失问题，70%设计需返工因缺乏早期协同分析[8] - 公司提出PPPAC新框架，整合工艺方案匹配、性能-成本协同等关键指标[8] - 3Sheng_Zenith工具实现从SoC划分到成本评估的全流程覆盖，减少试错成本50%[10][13] 3Sheng_Zenith核心功能 系统级规划 - SoC划分模块支持netlist文件切分，通过cost系数迭代优化布局方案[13] - Chiplet建模实现跨Die信号/电源/时序分析，制造成本评估精度达95%[16] - 集成3D DFT规划功能，提前分配测试资源降低后期故障风险30%[19] 互连设计与优化 - 三维编辑器支持多形态堆叠显示，Bump连接检查准确率99.9%[22][26] - 预布线算法优化跨Die信号连接，实时生成GDS效果图加速决策[28] 系统早期分析 - 多级协同仿真整合5大分析工具(Isis/Pyros等)，验证效率提升60%[30] - 制造成本模型覆盖晶圆/封装/键合等环节，成本预测误差<5%[34][36] - 布线鲁棒性检查针对高带宽场景，寄生参数提取完整度达98%[33]

论坛概述 - 2025年4月15日慕尼黑电子展期间举办"2025 AI技术创新论坛"，汇聚概伦电子、兆易创新、英飞凌等12家行业领军企业，探讨AI技术趋势与产业落地[1] - 论坛聚焦AI芯片设计、算力基础设施、电源管理、端侧应用等核心领域，展示技术突破与生态协同[32] 半导体设计创新 - **概伦电子**：通过AI重构EDA工作流，从设计场景、工艺协同、效能提升三维度推动半导体产业向数据驱动转型，覆盖芯片制造到设计优化全流程[3] - **速显微电子**：推出"天元"GPU架构，兼容开源生态并支持训练推理一体化，DeepSeek技术使Token计算量减少94%、KV缓存需求降低93%，显著提升边缘侧部署效率[8] - **阿里巴巴达摩院**：玄铁C930处理器专为服务器级AI推理设计，RISC-V架构年增长率超40%，通过"无剑联盟"构建端边云全栈生态[17] 存储与算力需求 - **兆易创新**：全球SPI NOR Flash市占率第二（累计出货270亿颗），AI服务器单机Flash价值约100美元，相关市场规模达4.5亿美元，产品线覆盖512Kb-2Gb全容量段[5] - **得一微电子**：端侧训推一体机方案可节省95% GPU成本，支持110B-671B参数大模型全量微调，解决中小企业硬件成本高、数据隐私等痛点[14] 电源与热管理方案 - **英飞凌**：新型背面供电封装架构将功率损耗从10%降至2%，提供电网到Vcore芯片的全链路高能效解决方案[11] - **万国半导体**：αSGT系列MOSFET采用SOA增强技术，优化Rds(on)和开关损耗，满足AI服务器高频高效LLC电源模块需求[19] - **百图股份**：氧化铝/氮化铝为主流导热材料（2-15W/m·K），氮化硼在通讯电路板等高要求场景展现绝缘导热优势[25] 端侧AI技术演进 - **光羽芯辰**：近存计算方案解决端侧AI性能瓶颈，实时性、隐私保护等优势推动消费电子、汽车等领域智能化升级[21] - **Imagination**：D系列GPU在AIPC场景表现突出，边缘AI需平衡算力、存储与通讯需求，支持CNN/DNN/RNN等多模型部署[23] - **德州仪器**：集成NPU的边缘AI架构实现电机故障检测，相比云端方案响应速度提升且隐私性更强[28] 行业趋势共识 - AI芯片设计逻辑向多样化、模块化、低功耗演进，需强化场景感知能力，端边协同成为关键方向[30] - 半导体与AI深度耦合推动产业范式变革，芯片作为算力支点从"工具"升级为"引擎"[32]

文章核心观点 新思科技与英伟达深化合作，通过英伟达Grace Blackwell平台将芯片设计加速高达30倍，双方在多方面合作以提升电子设计自动化（EDA）软件工作效率 [1][2] 合作内容 - 新思科技使用英伟达CUDA - X库优化下一代半导体开发解决方案，扩大对英伟达Grace CPU架构支持，2025年将在该平台启用超15个新思科技解决方案 [1] - 新思科技进一步采用英伟达加速计算架构，包括GB200 Grace Blackwell超级芯片，加速多种计算负载以缩短求解时间 [2] 各领域加速效果 - 电路仿真：利用英伟达Grace Blackwell平台，新思科技PrimeSim™ SPICE仿真工作负载预计实现30倍加速，如今用英伟达GH200超级芯片可实现高达15倍速度提升，签核运行时间可从几天缩短到几小时 [2] - 计算光刻：新思科技Proteus针对英伟达H100 GPU优化并与cuLitho库集成，将OPC速度提升15倍，利用英伟达Blackwell平台预计实现高达20倍计算光刻仿真加速 [2] - TCAD仿真：将GPU支持及英伟达CUDA - X库应用于新思科技Sentaurus™ TCAD解决方案，可将计算时间缩短10倍，该方案预计今年晚些时候向合作伙伴提供 [3] 其他合作方向 - 新思科技和英伟达通过英伟达NIM微服务，利用生成式AI技术提升芯片设计效率，使用新思科技生成式AI驱动的知识助手生产力平均提高2倍，集成英伟达NIM微服务预计额外实现2倍加速 [4] - 新思科技针对Grace CPU架构优化提供超15个前沿EDA解决方案，计划2025年进一步增加对Grace CPU架构的支持 [4]