Workflow
共封装光学器件(CPO)
icon
搜索文档
美银2026年半导体展望:AI基建升级关键中点,芯片销售有望首破“万亿”美元大关
美股IPO· 2025-12-18 12:17
的AI工厂将抵消这一影响。半导体设备成AI和回流趋势的"无名英雄",报告预测,2026年晶圆制造设备(WFE)销售额将实现近两位数同比增长。 美银美林最新发布的半导体行业展望显示, 2026年将成为AI基础设施建设的关键中点,全球半导体销售额有望首次突破万亿美元大关,达到1.01万亿 美元,同比增长29%。 美银分析师Vivek Arya等人最新发布的研究报告指出, 尽管AI投资回报和超大规模云服务商现金流面临更严格审视,可能导致股价波动,但更新更快的 大语言模型构建者以及服务企业和政府客户的AI工厂将抵消这一影响。报告预测,2026年晶圆制造设备(WFE)销售额将实现近两位数同比增长。 在先进封装领域,美银注意到这一此前规模较小的市场已增长到足以影响主要半导体设备公司的增长能力。过去一年,先进封装销售额(HBM/逻辑)在 覆盖的半导体设备公司中增长22%,约为整体WFE增长的两倍。 模拟半导体保持谨慎,EDA具备追赶潜力 美银认为,尽管AI投资回报和超大规模云服务商现金流面临更严格审视,可能导致股价波动,但更新更快的大语言模型构建者以及服务企业和政府客户 | CAGR | | | | | | | | | | ...
美银2026年半导体展望:AI基建升级关键中点,芯片销售有望首破“万亿”美元大关
华尔街见闻· 2025-12-18 08:00
行业核心观点 - 2026年将成为AI基础设施建设的关键中点,全球半导体销售额有望首次突破1万亿美元,达到1.01万亿美元,同比增长29% [1] - AI投资竞赛仍处早中期阶段,AI半导体预计将实现50%以上的同比增长 [2] - 尽管围绕AI投资回报和云服务商现金流的审视可能导致股价波动,但更新更快的大语言模型构建者以及服务企业和政府客户的AI工厂将抵消这一影响 [1] - 总体维持对芯片股的建设性观点,认为市场共识低估了大型科技公司所进行的关键任务性、攻击性和防御性资本支出投资的性质 [6] 半导体市场整体预测 - 预计全球半导体总销售额将从2025年的7830亿美元增长至2026年的1.01万亿美元,并在2028年达到1.257万亿美元 [2] - 2025年至2028年总销售额的复合年增长率预计为17.1% [2] - 存储器市场预计将从2025年的1700亿美元增长至2026年的2130亿美元,同比增长24.8% [2] - 非存储器核心半导体市场预计将从2025年的5700亿美元增长至2026年的6970亿美元,同比增长23.3% [2] 关键细分市场驱动因素 - **计算与存储**:是增长最快的细分市场,预计2025年至2028年复合年增长率为23.1%,2026年销售额预计为4030亿美元,同比增长32.7% [2] - **服务器(仅芯片)**:增长极为强劲,预计2025年至2028年复合年增长率为29.7%,2026年销售额预计为3100亿美元,同比增长45.3% [2] - **汽车**:预计2025年至2028年复合年增长率为9.1%,但2026年汽车产量预计下降0.3%,至9090万辆,半导体内容增长(每辆轻型车)成为主要驱动力 [2] - **有线通信**:预计2025年至2028年复合年增长率为10.1%,其中以太网/网络交换机细分市场复合年增长率预计为11.2% [2] - **消费电子**:增长相对平缓,预计2025年至2028年复合年增长率为3.3% [2] 半导体设备市场展望 - 晶圆制造设备市场预计在2026年实现近两位数同比增长,到2027年市场规模预计将达到1500亿美元 [1][3] - 半导体设备公司被视为AI基础设施需求推动的产能扩张和技术升级的上游受益者,预计将在2026年表现出色 [3] - 尽管当前股价存在溢价,但市场对WFE规模增长的预期尚未完全反映在估值中 [3] - **存储器WFE**:预计从2025年的423亿美元增长至2026年的539亿美元,资本密集度(占销售额比例)预计从2025年的20%上升至2026年的23% [4] - **非存储器WFE**:预计从2025年的961亿美元增长至2026年的998亿美元 [4] - **代工WFE**:预计从2025年的681亿美元增长至2026年的817亿美元,资本密集度预计维持在33%的高位 [4] - **先进封装**:过去一年销售额增长约22%,约为整体WFE增长的两倍,已成为影响主要设备公司增长能力的重要市场 [4] 特定领域观点 - **模拟半导体**:持谨慎态度,因宏观需求改善有限,汽车产量预计下降,中国需求回落,且缺乏补库存动力 [5] - **EDA**:楷登电子和新思科技提供了高质量、低贝塔系数的投资机会,拥有约80%的经常性收入和约1.4的贝塔系数,受益于半导体复杂性上升和研发支出的韧性 [5] - **光学设备**:预计2025年至2028年复合年增长率为14.8% [2] 新兴主题 - **共封装光学器件**:作为AI扩展的新颖网络技术,在性能上优于铜线和可插拔光学器件,由博通、英伟达和Marvell主导 [6] - **机器人技术**:预期美国白宫可能加大推动力度,泰瑞达凭借其协作机器人平台处于有利地位 [6] - **量子计算**:量子处理器有潜力像GPU颠覆CPU一样改变计算领域,英伟达的CUDA-Q量子开发平台提供了互补机会的敞口 [6] 公司首选 - 在半导体设备领域,首选科磊和泛林集团,看好其在代工/逻辑和存储器领域的广泛份额增长潜力 [3]
三星大举杀入硅光赛道
半导体行业观察· 2025-12-03 00:44
硅光子技术概述 - 硅光子学是利用光的强度和波长传输信息的颠覆性技术,具有速度快、发热量低、能耗低等优点,被认为将改变未来AI半导体市场[1] - 该技术将信息封装在光中并通过光纤传输,由于几乎没有电阻,能实现更快传输速度并显著降低发热量和功耗[2] - 硅光子学将半导体主要材料硅与光子学结合,硅的高折射率可捕获光,通过超细光通道实现精确数据传输,速度提升超过1000倍,容量从GB提升到TB[3] 市场前景与竞争格局 - 市场研究公司Modo Intelligence预测,到2030年硅光子市场规模将增长至103亿美元(约15万亿韩元)[2] - 英伟达、AMD和英特尔等公司已开始研发并与台积电签署代工协议,三星也计划迅速提升技术实力并吸引客户[2] - 业内人士预计2030年后当硅光子技术应用于单个芯片时,它将决定代工市场的竞争力[2] 技术发展与商业化进程 - 英特尔是首家将硅光子技术商业化的公司,2016年成功将其应用于"收发器"中,但当时因市场需求低未引起太多关注[4] - AI的蓬勃发展使硅光子技术重获新生,因其能解决AI半导体速度慢、发热量大和功耗高三大难题[4] - 硅光子技术最早将于明年应用于AI服务器芯片,为代工行业开辟新市场[3] - 共封装光学器件(CPO)技术将光传输处理器件放置在半导体基板上,省去连接铜线并缩短光与芯片距离,台积电宣布该技术商业化后数据传输速度将提高十倍,功耗降低一半[5] 主要厂商战略布局 - 台积电是CPO市场领导者,得益于最大客户之一NVIDIA积极开发硅光子技术,并与硅谷独角兽企业如Ayar Labs、Celestial AI和Lightmatter合作[6] - 三星电子将硅光子学选为未来核心技术,调动全球研发网络(韩国、新加坡、印度、美国和日本)致力于该技术研发,并将负责研发的高级主管晋升为副总裁,聘请英特尔前首席产品官研究员[6] - 三星位于新加坡的研发中心由副总裁兼前台积电员工崔景建领导,正与总部技术开发办公室紧密合作推进技术发展[1] - 三星与博通合作共同推进硅光子技术商业化,并扩大新加坡研发规模,从台积电挖角工程师[6] 技术挑战与应用前景 - 硅光子技术需要大量新技术,包括在芯片和光边界处放置高性能透镜,以及使用"谐振器"将光信号转换为数字信号[3] - CPO比收发器更难制造,主要难题在于光对温度的敏感性,一旦出现问题需更换整个AI半导体芯片,凸显合理设计的重要性[5] - 三星认为硅光子技术是赢得更多大型晶圆代工客户的关键,可能扭转其在尖端封装市场落后于台积电的局面,业内人士将其定位为"代工市场的HBM"[7] - 三星宣布CPO商业化日期为2027年,与台积电的真正竞争将从那时开始,代工市场核心战场很可能从2030年硅光子技术应用于单个芯片时展开[7]
处理器架构,走向尽头?
半导体芯闻· 2025-07-17 10:32
处理器架构效率提升的挑战与机遇 - 行业从单纯追求性能转向性能与功耗平衡,小幅性能提升若伴随不成比例功耗增加可能被放弃[1] - 乱序执行等传统性能提升技术因增加电路复杂度和功耗,在当前设计中接受度下降[1] - 22纳米工艺比28纳米能耗特性显著改善,12纳米成为高效设计流行节点[1] 工艺与封装技术创新 - 3D-IC在功耗表现上介于单片芯片与PCB方案之间,优于传统多芯片PCB连接方案[2] - 共封装光学器件(CPO)因高速数字通信需求增长而经济可行性提升,技术成熟度改善[2] - 异步设计因时序不可预测性和触发器功耗增加问题,尚未成为主流设计方法[3] 架构层面的功耗优化 - 分支预测器规模与性能呈非线性关系:小型预测器提升15%性能,复杂版本提升30%但面积增加10倍[9] - 编解码器重构减少5%分支数量可带来5-15%性能提升,典型程序中20%指令为分支[9] - 推测执行与乱序执行总开销约20-30%,成功预测可提升30%以上指令执行效率[9] 并行计算的潜力与局限 - 主流处理器通过多核架构(最高约100核)和核心内多功能单元实现有限并行[10][11] - 数据中心服务器多核主要用于多任务并行而非单程序加速,编程复杂度阻碍普及[11][13] - 分形计算等算法可通过像素级并行实现加速,但阿姆达尔定律限制串行代码段[11] 专用加速器的效率突破 - 定制NPU相比通用NPU可实现3-4倍能效(TOPS/W)提升和2倍以上利用率改善[18] - 专用MAC阵列针对特定数据类型优化的NPU,比可配置计算单元方案更高效[17][18] - AI训练/推理加速器通过非阻塞卸载机制,允许CPU执行其他任务或进入休眠[15] 未来架构演进方向 - 简单CPU阵列需配合并行编译技术突破,AI可能推动自动化并行工具发展[14] - 处理器子系统效率接近极限时,需考虑新架构但受限于现有生态系统惯性[19]
初创公司,创新光互连
半导体行业观察· 2025-04-27 01:26
数据中心光互连技术趋势 - 人工智能数据中心面临铜互连在空间和带宽上的限制,行业正转向更大尺寸、更多处理器的芯片,推动更密集、更长距离的光纤连接替代铜线[2][5] - 共封装光学器件(CPO)成为提升能源效率的关键技术,英伟达已量产集成光子调制器的网络交换机,将光子技术引入机架内部[2][5] - 初创公司挑战传统观点,将光学互连直接连接至GPU和内存封装,解决一米链路内铜缆带宽不足的问题[5][6] 初创公司光互连创新 - Ayar Labs推出业界首个GPU间光学互连方案,采用UCIe接口和波分复用技术,实现256通道、8 Tbps总带宽,支持2公里通信距离[4][8] - LightMatter的Passage系列产品通过3D堆叠技术集成光学电路,L200为模块化设计,M1000则实现完全集成的光学中介层,直接连接GPU与内存[8] - Xscape Photonics集成频率梳激光器至芯片,解决"逃逸带宽"问题,其ChromX平台获4400万美元融资加速量产[8] 技术路径与竞争 - 微环谐振器和多波长激光器成为主流方案,但面临成本与灵活性挑战,例如512个GPU集群需超3万个连接,多波长可能降低粒度[10] - Avicena采用MicroLED成像光纤技术,以300个MicroLED实现3 Tbps传输,无激光器设计降低5倍能耗,被看好为未来技术方向[11] - 行业分歧明显:LightCounting预测CPO将先限于交换机,GPU集成或需至2030年,而Sindhu强调解决GPU互连是"时代最重要的封装难题"[11] 商业化进展 - 曦智科技推出全球首款片上光网络处理器Hummingbird,通过光子-电子垂直堆叠封装实现全对全数据广播网络,显著降低延迟与功耗[5] - 英伟达CPO交换机量产引发行业震动,但初创公司正推动光学技术更靠近数据源,从芯片封装层面直接传输带宽[2][5]