文章核心观点 - 2nm制程是AI时代算力主权的关键门槛，全球正围绕其晶圆厂建设展开一场涉及技术、资本和国家战略的激烈竞赛 [1] - 竞赛主要参与者包括台积电、英特尔、三星和日本Rapidus，各方策略路径各异但目标均为抢占先进制程制高点 [1] - 2nm竞赛的驱动力来自AI算力需求、巨额资本与政策捆绑、以及地缘政治因素，但同时也面临需求可持续性、产能集中度和人才供应链等挑战 [20][21][22] - 半导体设备商、材料供应商及先进封装测试链将直接受益于2nm产能扩张 [24] 台积电2nm布局 - 公司在台湾的2nm布局从七座厂升级为十座厂构想，包括新竹宝山2座、高雄楠梓5座、南科特定区3座，新增三座厂投资约9000亿新台币 [2] - 海外扩张同步加码，美国亚利桑那州项目投资总额提高至1650亿美元，包含三座晶圆厂、两座先进封装厂和一个大型研发中心 [2] - 技术重心仍放在台湾本岛，2nm量产优先在宝山、楠梓与南科进行，海外厂主要承担政治和客户关系补课功能 [3] - 公司正评估在台湾再建多达12座先进制程与封装新厂，台中A14厂区的1.4nm厂已获建设许可，目标2028年量产 [3] 英特尔18A工艺进展 - 18A工艺在晶体管密度、功耗和性能上可对标台积电N2，良率曲线在过去七八个月稳步攀升，已于2024年10月正式启动生产 [6] - 计划在2025年第四季度达到大规模量产所需良率门槛，首批Panther Lake处理器晶圆在俄勒冈州试产线生产，2026年起切换至亚利桑那Fab 52厂 [6][8] - 资本结构呈现国家队色彩，美国政府通过111亿美元补贴转换获得约9.9%股份，成为最大单一股东；英伟达以50亿美元认购普通股进行战略背书 [8] 三星2nm战略 - 2nm工艺良率已攀升至55–60%区间，产能预计从2024年每月8000片晶圆增加至2025年底的21000片，增幅163% [11] - 关键转折点为拿下特斯拉价值165亿美元、为期8年的AI6芯片代工协议，同时获得中国加密货币矿机厂商订单 [11][12] - 晶圆厂布局包括韩国华城和美国德州Taylor，Taylor厂总投资规模约370–400亿美元，目标客户为对地缘政治敏感或愿接受早期风险的客户 [12][14] 日本Rapidus发展路径 - 公司采用与传统IDM不同的单晶圆处理技术路径，目标在2027财年下半年于北海道千岁工厂开始2nm芯片量产 [17][18] - 计划在2027财年启动第二座工厂建设，生产1.4nm及更先进制程产品，预计总投资超过2万亿日元，资金主要来自政府支持和银行贷款 [17] - 项目被视为日本重建2nm级制造能力的系统性工程，得到IBM技术转移和EDA/IP生态联盟支持 [18] 2nm竞赛驱动因素 - 技术经济逻辑：2nm是AI时代的能源基础设施，能以更高晶体管密度和更低功耗支撑每瓦算力提升，在AI基础设施单位资本支出上占优 [20] - 资本产业链逻辑：单座2nm厂成本达80-100亿美元，需依靠政策补贴和头部客户捆绑，建厂已成为国家产业政策执行工具 [20][21] - 地缘政治逻辑：各国政府将2nm产能视为未来AI算力话语权的关键，通过直接入股、补贴和法案引入等方式积极参与 [21] 产业影响与潜在风险 - 半导体设备商、材料耗材供应链及先进封装测试链将直接受益于2nm产能扩张 [24] - 主要风险包括AI需求是否可持续、全球产能集中度带来的地缘政治风险，以及人才与供应链能否跟上厂房建设速度 [21][22]

文章核心观点 - 清华大学研究团队提出大模型“密度法则”，用以衡量AI大模型的智力能力水平，该法则揭示最大能力密度随时间呈指数级增长 [1] - 能力密度的提升意味着可用更少参数实现相同智能水平，推动大模型向高效化、普惠化发展 [1][2] - 密度法则与摩尔定律类似，为学术界和工业界的技术创新提供科学指引，促进AI应用更广泛地部署于终端设备 [3] 密度法则的定义与内涵 - 能力密度是衡量大模型每一单位参数所包含智慧水平的指标，类似于评价芯片的电路密度 [1] - 研究核心假设为采用相同制造工艺和充分训练的不同尺寸模型，其能力密度相同 [1] - 行业评价重心从模型的“块头”（参数量）转向“能力密度”，关注其高效发展规律 [2] 密度法则的量化规律 - 对51个开源大模型的系统分析显示，最大能力密度从2023年2月至2025年4月约每3.5个月翻一倍 [1][2] - 同能力模型的推理开销随时间呈指数级下降 [2] - 能力密度提升速度在ChatGPT发布后加速，从每4.8个月翻倍提升至每3.2个月翻倍，增速提升50% [2] 对行业发展的影响 - 能力密度提升使运行大模型所需算力减少，成本降低 [3] - 结合芯片电路密度（摩尔定律）与模型能力密度提升，大模型未来可部署于终端芯片 [3] - 终端部署在响应速度和用户隐私方面具备先天优势，驱动智能座舱从“被动响应”走向“主动服务” [3]

文章核心观点 - 极紫外光刻技术是延续摩尔定律的关键，其商业化成功由荷兰ASML公司实现，但基础研究主要由美国机构完成，凸显了技术研发与商业化成功之间的差异 [1][22][23] 半导体光刻技术原理与演进 - 光刻技术利用掩模将光选择性投射到硅片，通过光刻胶硬化软化、蚀刻等步骤构建集成电路，过程重复数十次 [2] - 早期光刻使用436纳米汞灯光源，衍射现象成为限制特征尺寸缩小的关键因素 [2] - 晶体管尺寸从20世纪70年代初约10000纳米缩小至如今约20-60纳米，依赖光刻技术进步 [1] - 光学光刻通过浸没式技术、相移掩模等多重创新突破预期极限，推迟被替代时间 [6] 替代光刻技术的探索与局限 - 电子束光刻无需掩模可实现更小特征尺寸，但速度比光学光刻慢三个数量级，曝光300毫米晶圆需数十小时，仅用于原型制作 [4] - X射线光刻波长仅10纳米至0.01纳米，但需同步加速器作为光源，IBM投入超10亿美元，最终未取代光学光刻 [5][6] - 电子束和X射线光刻未能规模化因光学光刻持续创新，如透镜设计进步和更短波长光应用 [6][8] 极紫外光刻技术的诞生与发展 - 日本NTT研究员木下博夫因X射线光刻困难转向软X射线研究，1985年首次通过多层镜反射投射图像，波长约2-20纳米 [9][11] - 多层镜由不同材料交替层构成，通过相长干涉反射X射线，斯坦福大学等机构研发钼硅镜反射13纳米光 [10][11] - 早期业界对反射式X射线光刻持怀疑态度，NTT、贝尔实验室等坚持研究，1989年会议被视为EUV技术曙光 [12][13] - 技术更名为极紫外光刻以区别于深紫外光刻，避免与声誉不佳的X射线近场光刻混淆 [15] EUV技术研发与联盟形成 - 美国国防高级研究计划局和国家实验室主导EUV研究，1994年成立国家极紫外光刻计划 [16] - 1996年国会终止能源部资助后，英特尔投入2.5亿美元组建EUV-LLC联盟，联合摩托罗拉、AMD等公司，英特尔占95%股份 [18] - EUV-LLC实现所有技术目标，申请超150项专利，但ASML因中立地位获技术授权，尼康和佳能被排除在外 [19][20][22] - ASML与卡尔蔡司合作成为唯一成功开发EUV技术的公司，收购美国硅谷集团，另一授权商Ultratech Stepper放弃技术 [20] EUV商业化与市场格局 - ASML于2006年交付首台EUV原型机，但电源性能弱，美国Cymer公司研发激光等离子体电源后被ASML收购 [22] - 台积电、三星、英特尔于2012年分别向ASML投资10亿、10亿、40亿美元换取股份，推动EUV量产 [23] - ASML于2013年交付首台量产型EUV设备，台积电、英特尔、三星均采用其设备生产 [23] - 美国机构如DARPA、贝尔实验室、国家实验室贡献基础研究，但光刻设备市场由日本和欧洲公司主导，ASML占据EUV商业化最终阶段 [1][22][23]

大模型发展路径的转变 - 2020年以来大模型发展遵循Scaling Law，即模型参数和训练数据规模越大，智能能力越强 [1] - 进入2025年，依赖规模扩张的路径面临可持续发展问题，互联网公开可获取语料接近枯竭 [1] - OpenAI前首席科学家指出，现有的大模型预训练模式将无法持续，研究者开始探索新的发展路径 [1] 密度法则的核心内容 - 清华大学在Nature子刊提出大模型“密度法则”，揭示大语言模型的最大能力密度随时间呈指数级增长 [1][8] - 2023年2月至2025年4月，能力密度约每3.5个月翻一倍，意味着可用一半参数量的模型实现当前最优性能 [1][8] - 密度法则受摩尔定律启发，类比芯片行业通过提升电路密度实现设备小型化，大模型通过提升能力密度实现高效化发展 [3] 密度法则的重要推论 - 推论1：同能力模型的推理开销随时间指数级下降，模型参数每3.5个月减半，同时芯片算力增强和算法优化推动成本下降 [7] - GPT-3.5级模型API价格在20个月内下降266.7倍，约每2.5个月下降一倍 [7] - 推论2：大模型能力密度正在加速增强，ChatGPT发布前能力密度每4.8个月翻倍，发布后提升至每3.2个月翻倍，速度提升50% [9][10] 模型压缩技术的局限性 - 当前模型压缩技术存在局限性，对比多个模型与其压缩版本，除Gemma-2-9B外，其他压缩模型的密度均低于原始模型 [11] - 量化技术同样会降低模型性能和能力密度，揭示压缩过程中较小模型的训练往往不够充分，无法达到最优密度 [11][13] 端侧智能的发展前景 - 芯片电路密度和模型能力密度两条曲线的交汇，意味着端侧设备将能运行更高性能的大模型 [14] - 边缘计算和终端智能将迎来爆发式增长，算力普惠将从云端走向终端 [14] - 清华大学与面壁智能基于密度法则研发端侧高密度模型，截至2025年10月模型下载量接近1500万次，GitHub星标接近3万次 [16]

大模型发展范式转变 - 传统Scaling Law面临可持续性问题，互联网公开可获取语料接近枯竭，大模型预训练路径难以为继 [1] - 行业从单纯追求模型参数规模转向探索新的发展路径 [1] 密度法则核心观点 - 清华大学提出大模型"密度法则"，揭示大语言模型最大能力密度随时间呈指数级增长 [1][4] - 2023年2月至2025年4月期间，能力密度约每3.5个月翻一倍，可用一半参数量的模型实现当前最优性能 [1][9] - 密度法则受摩尔定律启发，类比芯片行业通过提升电路密度实现设备小型化，大模型通过提升能力密度实现高效化发展 [4][5] 密度法则实证研究 - 研究基于51个近年发布的开源大模型进行系统分析 [9] - 能力密度定义为同能力基准模型参数量与目标模型参数量的比值 [7] 密度法则重要推论 - 同能力模型的推理开销随时间指数级下降，GPT-3.5级模型API价格在20个月内下降266.7倍，约每2.5个月下降一倍 [12] - 大模型能力密度加速增强，ChatGPT发布前能力密度每4.8个月翻倍，发布后每3.2个月翻倍，速度提升50% [14] - 当前模型压缩技术存在局限性，多数压缩模型密度低于原始模型，量化技术会降低模型性能和能力密度 [16] - 芯片电路密度和模型能力密度曲线交汇，预示端侧设备将能运行更高性能大模型，边缘计算和终端智能将爆发式增长 [18] 密度法则实践应用 - 清华大学与面壁智能团队基于密度法则研发高密度端侧模型，包括MiniCPM系列 [20] - 面壁小钢炮模型被评为2024年Hugging Face最多下载、最受欢迎的中国大模型，截至2025年10月下载量接近1500万次，GitHub星标接近3万次 [20]

半导体技术发展前景 - ASML高管预期摩尔定律将继续有效，未来15年制程蓝图会持续推进[1] - 新的芯片架构依赖先进封装技术，如使用矽中介层进行堆叠[1] - 在芯片微缩之外，通过放大芯片面积提升生产效率也成为重要议题[1] ASML产品与技术进展 - 公司推出用于后段封装的XT:260设备，并于今年第3季度首次出货以满足客户需求[1] - Low NA EUV（NXE:3800E）设备致力于提升先进制程客户的生产效率和设备可用性[1] - High NA EUV设备具备更高成像品质与简化流程（单次曝光）的优势[1] 记忆体技术趋势 - 记忆体应用方面，无论是NAND还是DRAM都需要键合技术来改善异质整合[1]

公司活动与战略定位 - 公司作为数字化服务商为“雅典娜杯”两岸青年人才创新创业大赛决赛提供数智原生底座 [2] - 公司希望通过共创共享新模式精准链接企业数智发展痛点与创新解决方案 [2] - 公司以“智能+”战略为引领持续深化技术研发与生态构建 [5] 工业AI应用挑战与解决方案 - 通用大模型在工业领域存在“水土不服”问题难以理解特定工厂来自“经验中的隐性Know-how” [2] - 工业知识数字化核心在于情景化通过多模态碎片化抓取完成对非结构化数据的捕捉例如录屏收音抓取CNC操作日志配合传感器获取工具寿命和工件良率 [3] - 关键解决方案在于非结构化数据的抓取与工业知识图谱搭建通过智能数据套件统一封装数据并进行一致性唯一性检查构建专属“工艺知识图谱” [3] 多智能体技术平台与应用 - 公司今年一季度正式更新迭代Indepth AI智能体开发平台并发布首个制造业多智能体协议MACP旨在消除AI智能体间沟通壁垒 [4] - 多智能体协同平台工作流程示例主智能体调集销售计划成本费用等六类单智能体并行执行通过动态敏感性分析和查询知识库生成完整经营计划 [4] - 智能体协同调度实践需搭建多智能体协作平台作为调度中枢通过多智能体上下文协议灵活调度企业资源 [5] 行业趋势与前景 - 行业测算显示企业内部AI应用发展速度可能符合“摩尔定律”规律即每隔18个月AI相关应用数量翻一倍 [3] - AI大模型在各垂直产业中的商业化正逐渐加速但在工业应用场景中存在落地应用“最后一公里”难题 [2]

涉及的行业与公司 * 行业为半导体设备行业 特别是存储设备领域 涵盖薄膜沉积 刻蚀等关键工艺环节[1] * 公司包括海外龙头泛林集团（Lam Research） 应用材料（Applied Materials） 东京电子（Tokyo Electron）[1][12] 以及国内公司中微公司 拓荆科技 北方华创 华海清科[1][11][25] 核心观点与论据 市场格局与规模 * 全球半导体设备市场由少数头部供应商主导 薄膜沉积领域全球市场价值量占比约20% 通常有三家左右头部供应商[1][2] * 泛林集团在干法刻蚀领域的全球市占率接近40%-50% 在薄膜沉积领域全球市占率接近20%[1][4] * 应用材料2024年收入体量预计130-140亿美元 泛林集团约为80亿美元 差异源自产品结构和工艺不同[15] 历史业绩与增长驱动 * 泛林集团收入从2014年48.6亿美元增长至2024年162亿美元 年复合增长率12.8% 利润从7.2亿美元增至42.9亿美元 年复合增长率约20%[1][5] * 2017年收入增速50% 利润增速68% 核心驱动力来自NAND存储器同比扩产83% DRAM同比扩产48% 以及3D NAND技术从2D向3D堆叠的结构性变革[9] * 3D NAND技术推动刻蚀和薄膜沉积设备需求 泛林在NAND领域收入从2014-2015年16.3亿美元增长到2022年74.7亿美元[1][11] 未来展望与预期 * 泛林预计2024年至2028年收入复合增长率保持在10%左右 毛利率计划从2024年47.6%提升至2028年50%左右[1][6][7] * 成熟期的国产半导体设备公司预计可实现25%左右的利润率[8] * 逻辑芯片节点间资本开支增速超过30% NAND资本开支增速可能达20%-30%[12] 技术发展趋势 * NAND向更高层数堆叠发展 从200层向300层 400层甚至500层以上演进 DRAM从平面结构向3D结构演进 显著增加对刻蚀与薄膜沉积装备的需求[3][12][16][22] * 3D NAND堆叠层数增加推动极高深宽比刻蚀工艺从40:1提升到90:1 并带来更多金属沉积的新材料应用[3][19] * DRAM市场受益于AI需求爆发 HBM需求增加推动资本开支增长 长兴HBM预计2026年进入产业化阶段[14][23] * 逻辑芯片向2纳米及更先进制程演进 从FinFET向GAA再向CFET过渡 设备开支密度预计实现两倍左右增长[24] * 新兴工艺如CMOS绑定（混合键合）被广泛应用 例如长江存储的X-stacking方案[3][18] 中国市场机遇与挑战 * 中国大陆DRAM和NAND需求占全球比例至少20%-25% 但主要厂商市占率仅10%左右 存在较大扩产空间[3][17] * 长江存储被制裁后 中微公司和拓荆公司正在填补市场缺口[1][11] * 中国存储企业上市将缓解资金压力 支持持续资本开支 有望在全球市占率达到20%以上[3][17] * 长江存储预计2026年进入300多层量产阶段 需通过进一步堆叠层数追赶国际领先水平（如三星 海力士已达400多层）[16] 其他重要内容 * SSD替代传统HDD成为主流存储设备 2017年因3D NAND技术转型期产能滞后导致供需失衡 价格大幅上涨[10] * 从2019年至2025年间 光刻机市场占比下降 而薄膜与刻蚀机占比持续上升[12] * 在180层到500多层NAND产品中 单万片设备开支需求增长约1.8倍[21] * 3D DRAM的发展将带来接近1.7倍的设备开支密度增长[22] * 钼金属的沉积工艺用量预计随技术迭代显著增长[20]

地缘政治事件与行业影响 - 荷兰政府与中国因Nexperia事件引发的僵局凸显了半导体供应链的脆弱性，对话对于防止争端升级至关重要[2] - 荷兰政府接管Nexperia关键决策权导致中国中断关键汽车零部件出口，扰乱了欧洲及其他地区的汽车生产[2] - 随着中国恢复部分Nexperia芯片出口，僵局出现缓和迹象，荷兰政府派遣代表团寻求双方都能接受的解决方案[2] - ASML首席执行官认为两国紧张关系短期内不会对公司造成影响，危机的大部分已经过去[3] ASML的公司概况与市场地位 - ASML是全球唯一一家能够生产极紫外光刻机的公司，该技术是制造最先进半导体芯片的关键[5] - 公司2024年净销售额达283亿欧元，目前市值超过3500亿欧元，是欧洲最有价值的公司[5] - 公司为台积电和英特尔等客户提供设备，用于制造从智能手机到人工智能加速器等各种产品的先进芯片[3] - 公司在全球拥有超过44,000名员工[5] ASML的核心竞争优势 - 竞争优势源于其极紫外光刻技术以及在物理学、光学和材料科学领域的突破性进展[5] - 围绕技术建立了由5000多家供应商组成的生态系统，其中80%的供应商位于欧洲[7] - 英特尔、台积电和三星曾直接投资其极紫外光刻项目，加速了技术研发并分担了风险[6] - 欧洲在保留专业知识方面具有结构性优势，人才基础更加根植于当地，使技术更难复制[7] ASML的企业文化与领导理念 - 公司文化强调开放性和好奇心，领导团队平易近人，没有严格的等级制度[8] - 创新由为客户创造的价值驱动，而非内部政治[8] - 领导层需具备长远眼光和克制作风，强调对客户信任和行业责任感[6] - 领导风格注重谦逊真诚、透明公开和勇于承担责任[8] 未来展望与战略重点 - 公司专注于拥有合适的产品、与客户建立良好关系以及进入未来至关重要的市场[9] - 领导力视角从个人认可转变为思考如何创造改变，从而获得更大的创造空间[9][10] - 公司认识到无法控制宏观经济或地缘政治，但通过做好核心业务能够应对风暴[9]

公众号记得加星标⭐️，第一时间看推送不会错过。 遵循摩尔定律，集成电路中晶体管尺寸的持续缩小——微芯片上的晶体管数量大约每两年翻一番—— 是一项非凡的工程壮举，突破了基础物理学的极限。晶体管是关键元件，它通过开关电流来调节端子 （导电连接点）之间的电流。当晶体管尺寸减小时，开关速度加快，从而使集成电路能够更快地处理 信息。 然而，随着晶体管尺寸缩小到纳米级，互连线——连接晶体管和微芯片上其他电路元件的金属导线 ——成为处理速度的主要瓶颈。因此，提升下一代电子设备集成电路的性能不能仅仅依靠缩小晶体管 尺寸来实现，还需要开发新型互连材料。 互连线用于将信号从一个电路元件传输到另一个电路元件。信号在导线中传输所需的时间称为电阻- 电容 (RC) 时间延迟，它取决于互连材料的固有电阻和周围介质元件（一种可被电场极化的电绝缘 体）的电容。因此，铜作为导电性最好的金属之一，一直是互连线的标准材料。然而，仿真结果表 明，目前使用的最小互连线（宽度约为 15 nm）的 RC 时间延迟可能高达晶体管开关速度的 20 倍。 互连线的RC时间延迟为何如此之大？铜的电阻会随着尺寸的减小而增大。金属内部电子的运动是造 成这种尺寸效应影 ...