Workflow
PCIe协议
icon
搜索文档
这一芯片赛道,天塌了!
半导体芯闻· 2025-09-26 10:43
英伟达与英特尔技术联盟的战略影响 - 英伟达与英特尔建立战略联盟 旨在融合AI加速计算与x86生态优势 核心是通过NVIDIA NVLink技术实现架构互联[1][3] - NVLink相比PCIe标准具有数倍带宽跃升和延迟突破 在AI训练和超大规模计算场景展现碾压性竞争力[3] - 英特尔作为PCIe标准奠基者选择拥抱NVLink 意味着CPU与GPU互连范式可能重构[3] NVLink技术优势与性能表现 - 第五代NVLink技术实现1.8TB/s总带宽 是PCIe Gen5的14倍以上[15] - 采用芯片级集成设计将信号传输损耗降至最低 直接消解PCIe Retimer芯片价值[15] - 在英伟达GB200 NVL72机架系统中 576个GPU通过NVLink形成超1PB/s的全域带宽 无需任何信号补偿芯片[15] PCIe Retimer芯片技术原理与市场地位 - PCIe Retimer是混合信号模拟/数字芯片 通过时钟恢复电路消除时钟偏移和抖动 校正信号相位和时间偏差[7] - 主要解决数据中心服务器通过PCIe协议进行高速远距离传输时的信号完整性问题[7] - 2025年全球PCIe Retimer芯片市场规模预计达到18亿美元 被视为AI算力服务器扩张深度绑定的黄金赛道[14] Retimer芯片应用场景需求分析 - 通用服务器每台需搭载2-4颗Retimer芯片 用于CPU与PCIe插槽和高速存储的连接[10] - AI服务器配置与GPU数量直接相关 典型8块GPU服务器需要8-16颗PCIe 5.0 Retimer芯片[10] - Retimer芯片可灵活切换PCIe或CXL模式 更符合未来CXL互连趋势[9] 市场竞争格局与主要厂商 - 全球市场形成双寡头引领格局 AsteraLabs凭借PCIe 5.0先发优势占据主要份额 澜起科技以国产替代快速崛起[12] - 谱瑞形成覆盖PCIe 3.0-5.0完整产品线 IDT被瑞萨收购后技术深度整合[12] - TI和Microchip以通用型产品覆盖中低端领域 其中Microchip产品已成为英特尔平台参考设计常用选择[14] 技术替代风险与生态迁移影响 - NVLink技术优势可能减少Retimer芯片需求 传统8GPU AI服务器需配置8-16颗Retimer 而NVLink方案无需信号补偿[15][16] - 英特尔为英伟达定制x86 CPU将直接集成NVLink接口 导致部分PCIe服务器市场转向NVLink架构[17] - 生态迁移形成连锁反应 一旦英特尔服务器CPU支持NVLink 整个服务器生态系统将被迫跟进[17] 不可替代的应用场景 - 在长距离传输与复杂拓扑中 GPU服务器机头与机尾连接仍需Retimer抵消信号衰减[21] - 非GPU设备互联领域如SSD 网卡与CPU的高速链路 复杂布线场景下Retimer仍是保障数据零丢包关键[21] - 采用OAM架构的服务器通用基板设计天然依赖Retimer芯片维持信号完整性[21]
英伟达“误伤”一颗芯片
格隆汇· 2025-09-26 01:20
英伟达与英特尔技术联盟 - 英伟达与英特尔达成战略合作 旨在融合AI加速计算与x86生态优势 核心支点为NVIDIA NVLink技术的架构互联能力 [1] - 英特尔作为PCIe标准奠基者选择拥抱NVLink 具有技术路线自我革新的象征意义 可能重构CPU与GPU互连范式 [1] - 合作使英伟达打通AI基础设施的x86生态通路 英特尔凭定制化产品拓展高端计算领域边界 [1] NVLink技术优势 - 第五代NVLink技术实现1.8TB/s总带宽 是PCIe Gen5的14倍以上 通过芯片级集成设计将信号传输损耗降至最低 [15] - 在AI训练和超大规模计算场景中 NVLink以数倍带宽跃升和延迟突破形成碾压性竞争力 [1] - 英伟达GB200 NVL72机架系统中 576个GPU通过NVLink形成超1PB/s全域带宽 无需任何信号补偿芯片即可实现稳定互连 [15] PCIe Retimer技术原理 - PCIe Retimer是混合信号模拟/数字芯片 通过时钟恢复电路重新定时输入信号 消除时钟偏移和抖动 校正相位和时间偏差 [4] - 主要解决数据中心服务器通过PCIe协议进行高速远距离传输时的信号时序不齐 损耗大和完整性差问题 [4] - PCIe 6.0版本插入损耗预算为32dB Retimer芯片可确保信号传输总损失不超过此限值以保持信号质量 [3] PCIe Retimer市场应用 - 通用服务器领域每台需搭载2-4颗Retimer芯片 用于CPU与PCIe插槽 高速存储的连接 [7] - AI服务器中Retimer芯片数量与GPU数量直接相关 典型配置8块GPU的服务器需要8-16颗PCIe 5.0 Retimer芯片 [9][10] - 2025年全球PCIe Retimer芯片市场规模预计达18亿美元 被视为PCIe高速化浪潮下的必选组件 [14] 市场竞争格局 - 全球市场形成双寡头引领格局 AsteraLabs凭借PCIe 5.0先发优势占据主要份额 澜起科技以国产替代之势快速崛起 [11] - 谱瑞形成覆盖PCIe 3.0-5.0完整产品线 IDT被瑞萨收购后技术深度整合 TI和Microchip以通用型产品覆盖中低端领域 [12][13] - 澜起科技PCIe 5.0产品2024年起连续两个季度出货翻倍 2025年初率先推出PCIe 6.x/CXL 3.x Retimer 传输速率达64GT/s [13] NVLink对PCIe Retimer的潜在影响 - NVLink技术优势直接消解PCIe Retimer价值 在NVLink系统中无需信号补偿芯片即可实现稳定互连 [15] - 英特尔定制x86 CPU将直接集成NVLink接口 导致部分PCIe服务器市场转向NVLink架构 [18] - 生态迁移形成连锁反应 一旦英特尔服务器CPU支持NVLink 整个服务器生态系统将被迫跟进 [18] PCIe Retimer的不可替代性 - 在长距离传输与复杂拓扑中 GPU服务器机头与机尾 GPU与交换机的铜缆连接仍需Retimer抵消信号衰减 [21] - 非GPU设备互联领域如SSD 网卡与CPU的高速链路 复杂布线场景下Retimer仍是保障数据零丢包的关键 [21] - 采用OAM架构服务器的通用基板设计天然依赖Retimer芯片维持信号完整性 [21]
英伟达“误伤”一颗芯片
半导体行业观察· 2025-09-26 01:11
公众号记得加星标⭐️,第一时间看推送不会错过。 众所周知,总线是为电脑/服务器主板上不同的硬件进行互相数据通信的"道路",单位时间内数据传 输量被称为带宽,即每秒传输的比特数。总线对硬件间数据传输速度起决定性作用,在服务器对计算 速度和时延等要求不断提高背景下,计算机总线标准也在不断迭代。 目前最主流的总线为PCIe协议(PCI-Express),由Intel在2001年提出,以替代旧的PCI、PCI-X和 AGP等总线标准。PCIe协议近年来发展迅速,传输速率基本上实现了每3-4年翻倍增长,并保持良好 的向后兼容特性。 尤其是在人工智能算力需求爆发式增长的今天,数据中心内部的高速数据传输正面临前所未有的压 力 。 这 推 动 了 PCIe 协 议 快 速 发 展 , 从 PCIe 3.0 、 4.0 , 一 路 跃 升 至 5.0 、 6.0 时 代 , 传 输 速 率 从 8GT/s、16GT/s 不断翻倍至 32GT/s、64GT/s。 然而,随着通信速率逐代提升,信号衰减问题愈发严重。在PCIe标准迭代中,一方面随着应用不断发 展推动着PCIe标准迭代更新,速度不断翻倍;另一方面由于服务器的物理尺寸受 ...