晶圆基芯片封装CoWoS
搜索文档
给芯片降降温
半导体行业观察· 2025-11-12 01:20
文章核心观点 - 台积电成功将直接硅基液冷技术集成到其3.3倍光刻CoWoS-R先进封装平台上,展示了该技术在解决高性能计算和人工智能应用散热挑战方面的巨大潜力和可行性 [1][8] - 该集成方案仅需对现有CoWoS工艺流程进行少量修改,使用40℃冷却水在10升/分钟流速下,可实现高达3.4千瓦的散热能力和2.5瓦/平方毫米的功率密度 [1][8] - 集成系统通过了严格的可靠性测试,包括多次回流焊、热循环和高温存储测试,其氦气泄漏率比数据中心环境临界泄漏率低一个数量级,证明了其强大的防泄漏可靠性 [1][28][29] 技术背景与挑战 - 人工智能模型规模的增长速度远超摩尔定律,异构集成和芯片3D堆叠成为提升性能的必要手段,但高功率密度下的散热能力限制了其性能提升 [4] - 传统的间接液体冷却方案因包含热界面材料等热阻,其冷却效率在高功率密度应用中受限 [4] - 直接硅液冷技术通过将冷却剂直接输送到芯片背面,比传统冷板具有更高的冷却能力,但需要解决与先进封装兼容及在数据中心环境下的防漏可靠性问题 [5][7] 集成方案与工艺 - 集成方案基于台积电的CoWoS-R平台,该平台采用有机中介层作为应力缓冲,能缓解热失配并提高机械可靠性 [10] - 集成流程对现有CoWoS-R工艺改动极小:首先在系统芯片背面形成微柱阵列并涂覆保护膜,然后在芯片外周涂覆弹性密封剂,最后安装带流道口的盖板和歧管 [11] - 密封剂以一维线形式涂覆于每个芯片周边,这种结构能更好地适应大尺寸封装的翘曲变化,保持盖子和芯片间的良好物理接触 [11] 热性能测试结果 - 实验使用40℃纯水作为冷却剂,在总流速为5.6升/分钟时,对四个系统芯片的直接液冷总冷却能力达到1.7千瓦 [16] - 当总流速提升至11.5升/分钟时,热设计功耗增至2.5千瓦,功率密度达1.9瓦/平方毫米 [16] - 仿真表明,在系统芯片背面集成微柱阵列可额外提升50%散热性能,在10升/分钟流速下,热设计功耗可达3.4千瓦,实现2.5瓦/平方毫米的功率密度 [18] - 从0.8倍光罩单芯片测试载体扩展到3.3倍CoWoS平台,硅集成微型冷却器的冷却能力得以保持 [18] 封装可靠性与泄漏测试 - 参考开放计算项目和NASA标准,推导出数据中心环境的临界水泄漏率为115立方厘米/年,对应的临界氦气泄漏率为4.4 x 10⁻⁶ Pa·m³/s [23][25] - 集成封装成功通过了3次回流焊循环、2000次热循环测试和1000小时150℃高温存储测试,氦气泄漏率始终比临界值低一个数量级 [28] - 额外的加速液体浸没测试在150℃和4.8巴压力下进行1000小时,测试后氦气泄漏率仍远低于临界值,表明密封剂在液态冷却剂中具有长使用寿命 [29] 结论与行业意义 - 该研究首次成功证明了直接硅基液冷解决方案与CoWoS先进封装平台集成的可行性,为未来高性能计算数据中心的部署奠定了基础 [8][31] - 集成系统展现出高冷却性能、强大的防泄漏可靠性以及良好的可扩展性,能够满足日益苛刻的高性能计算和人工智能应用对热管理和电性能的要求 [2][31]