合作与技术细节 - 英伟达与联发科联合开发高性能APU，计划2026年初推出，并与戴尔Alienware合作推出新机 [1] - APU采用英伟达Blackwell架构GPU模块（推测为GB206或GB207精简版）和联发科定制Arm架构CPU核心 [1] - Blackwell架构基于台积电4nm工艺，光线追踪性能提升2倍，AI推理速度提升4倍 [1] - GB206配备36组SM、4608个CUDA核心，搭配128-bit GDDR7显存，性能接近65W版RTX 4070移动显卡 [1] - 联发科新一代CPU核心（类似天玑9500架构）与GPU协同优化后，整体能效比提升约30% [1] - APU的TDP控制在65W左右，较传统方案降低约30%功耗 [2] - 联发科能效管理技术与英伟达DLSS 3.5技术结合，延长续航时间 [2] - 台积电CoWoS先进封装技术用于芯片高密度集成，2025年底月产能将达7.5-8万片晶圆 [3] 市场机遇 - 合作瞄准电竞笔记本性能革新，APU方案可将机身厚度降低15%-20% [5][6] - 2024年全球游戏笔记本出货量同比增长9%，预计2028年中国市场出货量达920万台，年复合增长率4.2% [6] - 戴尔Alienware新机可能采用液态金属散热技术，65W TDP下实现接近120W独显性能 [6] - APU集成NPU支持生成式AI应用，抢占企业级AI PC市场 [7][8] - 2025年全球AI PC出货量预计突破1.03亿台，占PC总出货量40% [9] 竞争格局 - 合作将打破AMD在APU领域的垄断地位 [1] - AMD Ryzen APU在轻薄本市场占优，最新Strix Halo APU核显性能接近RTX 3080 [9] - AMD与台积电3nm制程合作可能强化其高性能计算地位 [9] - 英特尔加速推进Intel 4工艺和Arc显卡技术，Meteor Lake处理器集成CPU、GPU、NPU [9] - 英特尔计划将Falcon Shores AI芯片采用台积电3nm工艺，对标英伟达APU布局 [10] 行业影响 - APU技术进入高性能时代，可能推动轻薄电竞本成为主流 [10] - 戴尔Alienware新机可能采用无风扇或液态金属散热技术 [10] - APU普及可能推动UCIe等开放标准应用，促进不同厂商芯片互操作性 [10] - 英伟达NVLink Fusion技术为跨厂商硬件协同提供基础 [10] - 市场竞争加剧，AMD可能加速Zen5与RDNA4整合，英特尔加大Arc显卡投入 [10]

混合键合技术概述 - 混合键合技术是后摩尔时代突破芯片性能瓶颈的关键路径，通过铜-铜直接键合与介质键合实现高密度垂直互连，互连间距可缩小至亚微米级甚至纳米级 [1][3] - 该技术相较传统凸块键合（20μm以上）可将单位面积I/O接点数量提升千倍以上，数据传输带宽大幅提升 [3] - 技术优势包括极致互连密度与性能突破、热管理与可靠性提升、三维集成与异构设计灵活性、工艺兼容性与成本优化潜力 [3] 技术应用进展 - SK海力士在HBM3E中采用混合键合技术，散热性能显著提升，成功通过12层以上堆叠可靠性测试 [5] - 三星在3D DRAM中通过混合键合替代部分TSV，芯片表面积降低30%，计划从2025年下半年量产的V10 NAND开始引入该技术 [8] - 台积电SoIC技术通过混合键合实现逻辑芯片与SRAM堆叠，使AMD 3D V-Cache处理器L3缓存容量提升3倍，性能提高15% [8] - 博通3.5D XDSiP平台通过混合键合实现7倍于传统封装的信号密度，平面芯片间PHY接口功耗降低90% [8] - 索尼2016年为三星Galaxy S7 Edge生产的IMX260 CIS是首个采用混合键合技术的商用化产品，接点间距仅9µm [11] 设备市场发展 - 全球混合键合设备市场规模2023年约4.21亿美元，预计2030年达13.32亿美元，年复合增长率30% [13] - 应用材料通过收购BESI 9%股权构建混合键合全链条能力，目标覆盖从介电层沉积到键合的全链条需求 [14][15] - ASMPT聚焦热压键合与混合键合双技术路线，2024年推出AOR TCB™技术支持12-16层HBM堆叠，I/O间距缩小至个位数微米 [16] - BESI预计2025年混合键合系统需求将急剧增加，目标市占率提升至40%，计划越南工厂二期扩产新增年产180台混合键合机产能 [18] - 库力索法主推Fluxless TCB技术，成本较混合键合低40%，计划2026年推出支持90×120mm大芯片的机型 [20][21] 行业竞争格局 - 混合键合设备市场竞争本质是"精度、成本、生态"的三重博弈 [22] - 应用材料通过全流程整合形成全产业链整合能力，ASMPT以精度壁垒引领HBM封装升级，BESI凭借高精度设备在AI领域实现快速增长，库力索法以TCB性价比延缓技术替代 [22] - 国产设备厂商如拓荆科技、青禾晶元、芯慧联等加速布局混合键合领域，推动国产替代进程 [22] 技术发展前景 - 混合键合技术预计到2030年将覆盖全球30%以上的高端芯片市场 [12] - 该技术将持续推动半导体产业向更高密度、更低功耗的方向演进，成为后摩尔时代的核心竞争力 [12] - 随着HBM4量产临近（预计2026年），具备设备-材料-工艺协同能力的厂商将主导市场 [22]

DeepSeek-R1模型技术突破 - 模型性能指标与OpenAI等领军企业产品相当甚至超越 计算资源需求较同类减少30% [1] - 独创分布式训练框架和动态量化技术使单位算力推理效能提升40% [1] - 多头潜注意力机制(MLA)实现内存占用降低50% 但开发复杂度显著增加 [2] MLA技术创新与挑战 - 键值矩阵存储密度提升18-23倍 4096 tokens上下文窗口内存占用量从96GB降至7.2GB(降幅92.5%) [4][5] - 非英伟达GPU部署需手动实现37%算子级优化 工程周期平均延长2.8周 [5] - RISC-V架构处理器运行MLA时推理延迟激增300% [6] 全球AI算力发展格局 - 全球AI算力支出占比从2016年9%升至2022年18% 预计2025年达25% [9] - 2022年全球智能算力规模451EFlops首次超越基础算力(440EFlops) 同比增速94.4% [10] - GPT-4单次训练消耗超2.5万块A100 GPU 相当于1200个美国家庭年用电量 [10] 算力市场竞争态势 - 美国科技巨头2023年AI算力投入占资本开支超60% 中国2022年AI算力支出增速38% [11] - 中美欧形成三足鼎立格局(美34% 中33% 欧17%) 竞争转向生态控制 [12] - 中国国产AI芯片良率仅达国际水平60% 先进制程代工依赖构成隐忧 [13] 新一代计算基础设施需求 - 需实现即插即用式替换 开发者仅需最小化修改即可部署各类系统 [15] - 要求自适应实时性能优化 硬件能动态调整资源配置维持峰值利用率 [16] - 必须突破传统架构桎梏 构建多层次算力矩阵应对指数级增长需求 [18] 中国算力产业发展 - 2024年全国算力总规模突破280EFLOPS 智能算力占比超30% [18] - 2025年中国智能算力预计突破千亿EFLOPS 2026年实现两年翻番 [19] - 推理算力年复合增速将达训练算力四倍 推动形成三位一体算力生态 [20]

公司IPO进程 - 沐曦于2025年1月12日与华泰联合证券签署辅导协议，正式启动A股IPO进程 [2] - 沐曦是继燧原科技、壁仞科技和摩尔线程后，不到半年内第四家启动A股上市进程的芯片独角兽 [2] - 燧原科技、壁仞科技和摩尔线程分别于2024年8月23日、9月10日和11月6日与中金公司、国泰君安证券和中信证券签署A股辅导协议 [2] 公司业务与技术 - 沐曦致力于为异构计算提供全栈GPU芯片及解决方案 [1][2] - 解决方案可广泛应用于智算、智慧城市、云计算、自动驾驶、数字孪生、元宇宙等前沿领域 [2] - 团队核心成员平均拥有近20年高性能GPU产品端到端研发经验，曾主导过十多款世界主流高性能GPU产品研发及量产 [2] - 全栈GPU芯片产品包括：曦思®N系列GPU产品（智算推理）、曦云®C系列GPU产品（通用计算）、曦彩®G系列GPU产品（图形渲染） [3] - 产品采用完全自主研发的GPU IP，拥有完全自主知识产权的指令集和架构，并配有兼容主流GPU生态的完整软件栈（MXMACA®） [3] 公司融资情况 - 已获得和利资本、泰达科投、红杉中国、真格基金、经纬创投、光速光合、国调基金等数十家知名机构的投资 [3]