Prodigy通用处理器
搜索文档
一款内存新标准,速度飙升
半导体行业观察· 2025-11-27 00:57
TDIMM内存标准的技术规格与性能提升 - 公司发布全新的开源TDIMM内存标准,该标准是Tachyum DIMM的缩写,在带宽和单模块容量方面均有显著提升[1] - DDR5 TDIMM标准将带宽提升5.5倍,从标准RDIMM的51 GB/s提升至281 GB/s[1][8] - 标准提供多种外形尺寸和容量:标准尺寸容量为256 GB,更高尺寸为512 GB,超高尺寸容量最高可达1 TB[1][8] - TDIMM采用484针连接器,提供128位数据、16位ECC、36个DQS信号、14个C/A信号和16个控制信号,共计206个信号[2][9] - 与288针的DDR5 RDIMM相比,TDIMM带宽翻倍,但信号数量仅增加38%,且所需的DRAM IC数量减少10%,预计成本降低10%[2][9] - 物理尺寸与DDR5 RDIMM和高型DDR5 MRDIMM相同,触点间距为0.5毫米,与DDR5 SODIMM相同,无需开发新触点[9] TDIMM的技术优势与设计特点 - 采用先进的DDR5技术,使用1.1V双倍数据率同步DRAM,以提高能效和性能[2] - 采用高容量设计,配备18个x8 DRAM芯片,为高要求工作负载提供强大内存容量[2] - 集成128个数据引脚和16个ECC引脚以增强数据完整性和可靠性,并支持ECC错误检测与纠正[2] - 采用定制接口,使用484针、0.5mm间距的连接器,以优化连接性和信号完整性[2] - 设计为注册DIMM,适用于需要稳定、可扩展主内存解决方案的系统[2] - 每次访问激活的DRAM芯片从DDR5 x4 RDIMM的20个减少至18个,从而节省功耗[10] - 预计TDIMM功耗比RDIMM高30%,但带宽是后者的两倍,使用新型DRAM芯片后功耗可与旧款DDR5 RDIMM大致相同[10] TDIMM的未来发展路线与行业影响 - 公司预计TDIMM标准未来将进行革新,带宽将提升至27 TB/s,相比DDR6标准的13.5 TB/s是一个巨大提升,这些变革预计于2028年实现[4][11] - 将TDIMM开源并免费提供给企业和全球用户,旨在推动其大规模普及和成本降低[11] - 公司计划在开放TDIMM技术后,进一步开放指令集架构并发布开源软件,此前已于2023年宣布开放TAI TPU技术授权[11] - 该技术被视为降低人工智能系统成本的关键,据称可将基于人类所有知识进行训练的成本从2028年预计的8万亿美元和276吉瓦降至780亿美元和1吉瓦[6][11] TDIMM在人工智能与数据中心的应用前景 - TDIMM技术被描述为引领人工智能和计算未来的关键,能够以远低于现有解决方案的成本,实现参数量级远超现有方案的人工智能模型[6][8] - 该技术是降低OpenAI数据中心成本的关键,预计其成本将从3万亿美元和25万兆瓦的电力消耗降至270亿美元和540兆瓦[6][8] - 结合Prodigy Ultimate处理器,其AI机架性能据称比NVIDIA Rubin Ultra NVL576高出21倍[8] - Prodigy Ultimate的24个通道可提供6.7 TB/s的吞吐量,比12通道CPU提升11倍[8] - 通过TSV技术,每个Prodigy节点的内存容量可提升至3 PB,最高可达8倍[8] - Prodigy通用处理器据称可提供数量级更高的AI性能,是最佳x86处理器的3倍,是最快GPGPU的6倍HPC性能,无需昂贵的专用AI硬件[12] TDIMM的部署可行性与市场时机 - 无需等待昂贵的DDR6内存,即可将DDR5 RDIMM或MRDIMM的带宽和容量提升一倍,与DDR5 RDIMM相比带宽更是提升四倍[10] - 只需将数据通路从80位增加到144位,即可轻松更改现有的DDR5控制器和PHY IP,命令/地址和数据缓冲芯片无需更改,因此TDIMM内存有望在一年内得到广泛应用[10] - 公司提到中国在DDR5方面起步较晚,但明年推出DDR6时,有望实现性能和密度的飞跃,从而在Prodigy发布前实现低成本、大规模生产的TDIMM[11]
这颗芯片,又双叒叕延期了
半导体行业观察· 2025-10-17 01:12
公司融资与订单 - 公司完成C轮融资,金额为2.2亿美元,资金来自一位欧洲投资者 [1] - 公司与该欧洲投资者签署了价值5亿美元的Prodigy处理器采购订单 [1] 产品核心规格与设计 - Prodigy处理器采用多芯片设计的系统级封装,每个计算芯片的核心数量从最初的128个增至192个,现又提升至256个 [3] - 公司声称其性能目标是最高性能x86处理器的3倍,最高性能HPC GPGPU的6倍 [3] - 处理器指令集架构融合了RISC和CISC元素,所有指令标准化为32位或64位,并集成了大量矢量和矩阵指令以应对AI和HPC需求 [9][10] - 处理器FPGA内置性能计数器,可实时监控和分析运行时事件,帮助优化代码 [10] 产品开发状态与时间线 - Prodigy处理器尚未完成流片,最终规格也尚未确定 [1] - 公司计划利用C轮融资完成流片,预计近期公布升级后的规格和性能,时间点可能在2027年左右 [3] - 假设设计完成,向台积电提交GDSII文件后,需4到4.5个月获得第一批硅片 [5] - 获得硅片后,设计验证与固件调整流程预计需6到7个月 [6] - 随后向早期客户提供工程样品进行评估验证,还需2到3个月 [6] - 如果一切顺利,量产可能在2027年初开始,商业出货则可能在2027年中期 [6] - 该处理器开发周期漫长,最初目标2019年流片、2020年上市,但已多次推迟至2021、2022、2023、2024、2025年,目前期待2026年获得首批样品 [7][9] 市场定位与公司愿景 - 公司旨在推出一款颠覆性芯片,以可承受的价格支持参数比人脑突触大几个数量级的人工智能模型 [7] - 公司认为该处理器将帮助用户高效处理AI、云和HPC工作负载,实现业界领先的计算效率 [11] - 公司提到的2027年潜在IPO计划,可能与Prodigy处理器的初始收入时间相吻合 [6]