文章核心观点 - 日本东京科学研究所的研究团队开发了一种名为BBCube的创新型2.5D/3D芯片集成方法及相关关键技术，旨在通过三维堆叠计算架构满足高性能计算对高内存带宽、低功耗和低电源噪声的需求，其数据传输能耗可降至传统系统的二十分之一至五分之一 [3][5][6] 技术背景与需求 - 在人工智能和高性能计算时代，市场对更快、更高效处理器的需求仍未得到满足 [3] - 传统2D系统级封装方法利用焊料凸块，存在尺寸限制，亟需开发新型芯片集成技术 [3] 创新技术：BBCube方法 - 研究团队构思了名为BBCube的创新型2.5D/3D芯片集成方法 [3] - 该方法采用三维堆叠计算架构，将处理单元直接放置在动态随机存取存储器堆栈上方 [3] - 为推进BBCube应用，团队开发了三项关键技术 [3] 关键技术一：精密高速键合工艺 - 开发了面朝下的晶圆上芯片工艺，以规避使用焊料互连的局限性 [5] - 利用喷墨技术和选择性粘合剂涂覆方法，将不同尺寸芯片顺序键合到300毫米华夫晶圆上，芯片间间距仅为10微米，最短贴装时间不到10毫秒 [5] - 超过30,000个不同尺寸芯片被制造到华夫晶圆上，实现了更快的键合速度且无芯片脱落故障 [5] 关键技术二：新型粘合剂材料 - 为解决超薄晶圆多层堆叠的热稳定性问题，开发了新型粘合剂材料DPAS300 [5] - DPAS300由有机-无机混合结构组成，可用于晶圆上芯片和晶圆对晶圆工艺，在实验中表现出良好的粘合性和耐热性 [5] 关键技术三：3D架构与电源完整性 - 采用3D xPU-on-DRAM架构，并通过新的电源分配高速公路进行强化 [6] - 强化措施包括在xPU和DRAM之间嵌入电容器、在华夫晶圆上实现重新分布层、在晶圆通道和DRAM划线中放置硅通孔 [6] - 这些创新将数据传输所需能量降低到传统系统的五分之一到二十分之一，同时将电源噪声抑制到50毫伏以下 [6] 研究成果与影响 - 研究成果在2025年5月27日至30日举行的2025 IEEE第75届电子元件和技术会议上进行了展示 [4] - 开发的芯片集成技术被认为有潜力改变下一代计算架构 [6]