涉及的行业与公司 * 行业聚焦于半导体 特别是先进封装 异构集成 硅光子学 高带宽内存(HBM) 人工智能(AI)芯片 以及相关的测试与设备[2][3] * 核心提及的公司包括台积电(TSMC) 日月光(ASE) 矽品(SPIL) 英伟达(Nvidia) 超微(AMD) 博通(Broadcom) 联发科(MediaTek) 世芯(Alchip) 信骅(Aspeed) 美光(Micron) 索尼(Sony) 艾司摩尔(ASML) 英飞凌(Infineon) 德州仪器(TI) 以及多家初创公司如Ayar Labs Lightmatter[3][4][8][18][19][36][40] 核心观点与论据 先进封装与CoWoS产能扩张 * 台积电CoWoS产能预计从2025年底的70kwpm扩增至2026年底的100kwpm[3] * 日月光/矽品因关键客户如AMD寻求供应多元化 可能在2026年更积极地扩张CoWoS产能[3] * 芯片设计趋向小芯片(chiplet) 尤其在高效能运算(HPC)领域 以改善成本结构 加速产品设计并提高互连密度[3] * 台积电SoIC产能预计从2025年底的8-10kwpm加速扩增至2027年的20-30kwpm[3] * 采用3 5D先进封装(混合键合3D IC + 2 5D中介层) 如AMD MI350系列GPU 可在给定模组尺寸下比2 5D封装多提供约80%的有效硅面积[34] 共封装光学(CPO)与硅光子学(SiPh)发展 * 光学互连在扩展网络(scale-out)已转型 在扩展架构(scale-up)上相比全电气解决方案可实现集群规模数量级提升[30] * 博通预计CPO功耗将在2028年优化至足以替代铜用于xPU集成 其Gen 3 CPO(200G/通道)计划于2026年推出 Gen 4(400G/通道)于2028年推出 相比可插拔方案可实现100倍集成度提升和超过3 5倍的能耗降低[3][30] * 英伟达Spectrum-X CPO方案利用台积电COUPE技术 预计可节省3 5倍功耗 并提供比现成以太网方案高63倍的信号完整性[12] * 铜缆在传输距离上存在限制 从100G/通道升级至200G/通道 其传输距离从4米缩短至2米[12] * 行业因CPO功耗仍高于10pJ/bit而受阻 但功耗预计在2028年通过中间CPO方案降至10pJ/bit以下 并在2029年通过先进CPO方案进一步降至5pJ/bit以下[12] 面板级封装(FOPLP)与基板技术演进 * 更大中介层(朝向5 5倍光罩尺寸及下一代AI加速器的9-10倍)可能驱动从CoWoS转向面板级封装 以期在2028-29年实现更高生产效率 台积电为其2027年量产的小型线进行供应商选择[3] * 采用面板级封装可实现比晶圆更高的利用率 300mm面板的利用率可从300mm晶圆的平均59%(5-9倍光罩尺寸)提升至80% 600mm面板可进一步提升至85%[34] * 玻璃基板因其热膨胀系数(CTE)可调性 平坦度与刚度 电绝缘性 透明度(可与CPO共用)及大母玻璃(低成本)等五大优势而具潜力[21] 前端制造与技术缩放 * 尽管技术迁移放缓 行业仍需推动在更低功耗下实现更快速度[3] * 2030年后进一步缩放的关键推动力包括采用高数值孔径(High NA) EUV(甚至超高NA微影)及向更多3D晶体管结构(如CFET)过渡[3] * 艾司摩尔提供全面的微影产品组合 包括0 33 NA/0 55 NA及未来的0 75 NA EUV微影系统[40] * 台积电A16将是首个采用背面供电网络(SPR)的制程[40] 测试复杂性与策略演进 * 测试对于支持更复杂的晶粒 封装设计和异构集成变得更为重要 行业专家预计需要在晶圆/晶粒级别进行更多测试插入 以早期探测识别良率问题[3] * 模拟真实世界操作的使命模式测试(mission-mode testing)可能在探测和系统级测试中增加[3] * 测试成本在硅光子系统中占主导地位 组装和测试成本分别约占总成本的15%和35%[25] * 测试流程需优化 "左移"(shift left)概念将测试内容左移至晶圆或晶粒级别以避免昂贵的封装报废 同时"右移"(shift right)考虑将老化测试和系统级测试推迟至封装后[46] 能源效率与功率半导体 * AI驱动显著运算需求 导致模型大小和训练所需能源呈指数增长 解决方案包括大型3D小芯片加速器的紧密集成 低能耗/位的高带宽内存(HBM)及支持网络带宽和距离的光学互连[34] * 氮化镓(GaN)允许更高切换频率 可实现磁体尺寸缩小高达60%[36] * 数据中心电源架构向Gen 3发展 目标功率达1MW 需从48V转向800V或400V[36] 异构集成与AI应用 * 索尼展示通过异构集成将像素芯片与AI芯片堆叠(2 xD) 或通过铜-铜混合键合形成堆叠背照式CIS(3D) AI集成可提升影像品质并实现智能视觉传感器应用[19] * 美光强调HBM组装流程有数百个步骤 操作卓越至关重要 内存生命周期远短于机器交付时间 因此一次资格认证机会至关重要[18] 其他重要内容 * SEMICON Taiwan 2025规模创纪录 吸引1,200家参展商和约100,000名访客(去年为85,000名)[2] * AI计算需求在过去12个月增长10倍 远超典型技术升级速度[3] * 台积电SoIC采用无凸块技术 在使用面对面(F2F)堆叠时 密度可达CoWoS的40倍 能耗仅为CoWoS的0 2倍[20] * 计算FLOPs在过去20年增加60,000倍 而内存带宽仅增加100倍 I/O带宽仅增加30倍 导致数据传输出现 discrepancy[12] * 联发科强调AI加速器总目标市场(TAM)复合年增长率(CAGR)超过46%[38] * 台积电讨论其COUPE平台开发及关键光学组件(包括PIC 耦合器 调制器 波导等)的制造能力[3] * 全球AI热潮可能推动半导体市场在2030年达到约1万亿美元[40] * 投资建议看好台积电 日月光 联发科 世芯 信骅(均评级为买入) 对硅晶圆和部分成熟制程晶圆代工厂持谨慎态度[4]

财务数据和关键指标变化 - 2025年Q2总营收12.75亿美元，GAAP运营利润率19%，非GAAP运营利润率42.8%，GAAP每股收益0.59美元，非GAAP每股收益1.65美元 [19] - 季度末现金余额28.23亿美元，未偿还债务本金25亿美元，运营现金流3.78亿美元，应收账款周转天数51天，用于回购Cadence股票的资金为1.75亿美元 [19] - 公司将2025年财务展望上调至收入增长13%和每股收益增长16%，预计Q3营收在13.05 - 13.35亿美元之间，GAAP运营利润率在32% - 33%之间，非GAAP运营利润率在45% - 46%之间，GAAP每股收益在1.14 - 1.2美元之间，非GAAP每股收益在1.75 - 1.81美元之间 [6][21] 各条业务线数据和关键指标变化 - IP业务在Q2实现了超过25%的同比增长，AI和HPC用例推动了对IP产品的强劲需求 [11] - 核心EDA收入在Q2同比增长16%，数字全流程在最先进节点继续普及，超过50%的先进节点设计使用Cadence Cerebras [12] - 硬件系统在Q2实现了有史以来最好的营收季度，Palladium z three和Protium x three平台加速发展，验证软件套件新增27个客户 [14] - 系统设计和分析业务在Q2实现了35%的同比营收增长，在封装、PCB设计、求解器和数字孪生等方面取得了显著进展 [15] 各个市场数据和关键指标变化 - 中国市场在Q2的收入占比从Q1的11%降至9%，但其他地区的强劲需求抵消了出口限制对中国市场的影响 [18][35] - 客户研发投资依然强劲，特别是在AI驱动的先进节点设计和复杂系统架构方面，这转化为公司产品组合的广泛需求 [8] 公司战略和发展方向和行业竞争 - 公司继续执行2018年启动的智能系统设计战略，通过早期投资统一的EDA、IP、3D IC、PCB和系统分析等领域，在快速发展的市场中保持领先地位 [7] - 公司将AI嵌入到设计平台中，推动从传统工具流向自主目标驱动代理的演进，Cadence AI组合为客户提供了优化设计和大幅提高效率的解决方案 [8] - 公司与多家客户和合作伙伴深化合作，包括ADI、SK Hynix、TSMC等，通过广泛推广核心EDA软件、系统软件和设计IP解决方案，加强了市场地位 [9][11] 管理层对经营环境和未来前景的评论 - 管理层对公司Q2的业绩表示满意，认为AI驱动的产品组合具有战略相关性，客户需求持续增长，公司有望在2025年实现强劲的财务增长 [6] - 管理层认为物理AI市场仍处于早期阶段，具有巨大的发展潜力，公司的产品和技术将受益于物理AI的发展，同时也将推动AI基础设施的建设 [26][29] - 管理层对中国市场的前景持乐观但谨慎的态度，认为中国市场将继续投资于芯片设计和系统设计，但全球其他地区的强劲增长可能会导致中国市场收入占比略有下降 [47][49] 其他重要信息 - 公司与美国司法部和美国商务部工业与安全局达成和解，解决了此前对2015 - 2021年期间与中国客户某些交易的调查，公司将在第三财季支付约1.41亿美元 [16] - 2025年7月4日，美国颁布了One Big Beautiful Bill Act，该法案恢复了对某些业务条款的有利税收待遇，预计将减少Cadence在2025财年剩余时间的美国联邦税收支付约1.4亿美元 [20] 问答环节所有提问和回答 问题: 物理AI是否影响了近期的订单强度和客户支出？ - 物理AI市场仍处于早期阶段，但具有巨大的发展潜力，公司的产品和技术将受益于物理AI的发展，同时也将推动AI基础设施的建设，客户对AI的整体乐观态度促使他们增加了对创新和Cadence产品的投资 [25][29] 问题: 公司提高增长展望的原因是什么，以及积压订单的发展情况如何？ - 中国市场在Q2的收入占比下降，但其他地区的强劲需求抵消了这一影响，公司的客户基础多元化，AI、HPC和系统设计工作负载的全球订单增长强劲，积压订单在Q2结束时比预期更强 [35][36] 问题: 中国市场在Q2的逆风影响有多大，以及2025年全年和长期的中国市场前景如何？ - 公司对中国市场的前景持乐观但谨慎的态度，认为中国市场将继续投资于芯片设计和系统设计，但全球其他地区的强劲增长可能会导致中国市场收入占比略有下降，公司的指导反映了对下半年的谨慎和合理预期 [47][49] 问题: 客户采用先进封装平台对订单和收入的贡献有多大，以及先进封装对整体收入的大致贡献是多少？ - 整个行业在HPC和AI领域正转向基于小芯片的架构，Cadence在先进封装领域具有独特的优势，Allegro是封装设计的首选平台，3D IC是另一种封装设计方式，公司与TSMC等合作伙伴密切合作，开发了用于大多数主要客户的3D IC流程，先进封装市场仍处于早期阶段，但具有巨大的发展潜力 [54][56] 问题: 是否需要新的商业模式或不同的市场策略来实现代理系统的全部价值，以及如何将代理系统为客户带来的附加值货币化？ - 公司将代理工作流与基础工具分开打包，客户对基础工具和代理AI流程都很感兴趣，公司的哲学是为客户提供价值，通过创新和提高生产力来实现货币化，具体的商业模式将根据市场情况和客户需求进行调整 [66][70] 问题: 核心EDA业务在Q2增长强劲的驱动因素是什么，以及下半年的收入趋势如何？ - 核心EDA业务表现出色，公司拥有最全面的EDA产品组合，AI的采用推动了核心产品组合和AI驱动代理的发展，公司预计核心EDA业务将继续增长，下半年在软件和硬件方面都将表现强劲 [74][77] 问题: 如果没有中国市场的限制，中国市场的增长可能会是多少？ - 很难确定如果没有限制，中国市场的增长会是多少，但公司认为中国市场在2025年将略有增长，公司对中国市场的指导是谨慎但乐观的 [80][81] 问题: 6月底的积压订单是否排除了中国市场的订单，以及上半年的强劲表现对下半年订单和积压订单的潜在影响如何？ - 公司确认在Q2结束时，由于中国市场的限制，部分中国订单被排除在积压订单之外，但公司对全年的积压订单前景充满信心，预计下半年的订单将超过收入，年底的积压订单将达到创纪录的水平 [85][86] 问题: 除了引入代理和辅助工具，公司如何考虑为客户提供更广泛的产品组合和能力，特别是在工作流方面？ - 公司希望实现更多的工作流自动化，JEDI平台成为AI部署的关键部分，它为客户提供了数据存储和管理的解决方案，能够适应不同客户的需求，包括本地部署、云端部署和混合部署 [91][93] 问题: 如果没有限制，Q2结束时的RPO会是多少，以及全年指导的提高是否全部由中国市场的上行空间驱动？ - 全年指导的提高是由于全球所有地区和业务的强劲表现，而不仅仅是中国市场，公司预计年底的积压订单将达到创纪录的水平，主要是由于所有地区的强劲增长和Q3和Q4的高续约活动 [98][100] 问题: Q2的经常性收入占比降至78%，预计全年的经常性收入占比和长期正常水平是多少，以及Q2和Q3是否有与客户行为相关的提前采购情况？ - 硬件需求强劲和中国市场暂停部分可评级收入导致Q2经常性收入占比下降，但公司预计全年的经常性收入占比约为80%，长期来看，这一比例将继续朝着80 - 20的方向发展，主要是由于IP和硬件业务的增长 [106][107] 问题: IP业务近期表现强劲，长期增长前景如何，是否可持续高于历史水平？ - 管理层对IP业务的长期增长前景持乐观态度，认为IP业务具有良好的增长潜力，可能会超过公司的平均水平，主要是由于芯片架构的变化、多个先进节点代工厂的出现以及公司IP组合的改善 [111][114] 问题: 税收优惠的1.4亿美元是针对两个季度的吗，年化优惠是否接近两倍，以及研发费用扣除的变化是否会改变公司的投资意愿？ - 税收优惠的1.4亿美元是2025年的现金税影响，将在Q4体现，但已纳入全年指导，对非GAAP税率没有影响，公司的研发投资策略和意愿不会改变 [119][121] 问题: 全年指导仍暗示经常性收入业务增长乏力，长期来看，经常性收入的增长轨迹如何，以及公司对整体增长的可持续性有多大信心？ - 过去几年，经常性收入占比略有下降，主要是由于IP、硬件和SD&A业务的增长快于公司平均水平，但公司认为核心EDA软件业务表现出色，80 - 20的收入结构可能会持续一段时间，公司对整体增长的可持续性充满信心 [126][127] 问题: 代理AI产品的最大采用障碍是什么，是运营挑战、客户实施问题还是人为因素？ - 芯片设计和系统设计与一般软件不同，公司的客户已经习惯了高度自动化的工作流程，且工作量呈指数级增长，因此对AI的接受度较高，公司认为产品的生产力是关键，只要产品能够提供更好的PPA和更快的速度，客户就会愿意采用 [133][139] 问题: 传统半导体客户与系统客户（如超大规模企业）的需求情况如何，传统半导体客户是否有积极迹象？ - 系统公司的业务比以往更多，传统半导体客户也有一些复苏迹象，特别是在内存市场和混合信号领域，但复苏仍处于早期阶段，公司的客户基础多元化，对特定客户群体的复苏不依赖于特定时间 [145][147] 问题: 系统设计分析业务的有机增长驱动因素是什么，以及这种显著增长能持续多久？ - 系统设计分析业务的增长是由3D IC、Allegro平台、分析工具、与客户的合作以及Millennium超级计算机等多种因素驱动的，公司认为该业务处于系统市场中更具吸引力的部分，有望持续增长，但Millennium仍处于早期阶段，需要进一步发展 [152][155]

纪要涉及的行业和公司 - 行业：半导体、人工智能、高性能计算、数据中心 [4][12][17] - 公司：日月光半导体制造股份有限公司（ASE） [4][11] 纪要提到的核心观点和论据 光子集成是未来异构集成的关键 - 随着人工智能计算需求的增长，传统电气互连的局限性日益明显，光子集成成为下一代异构集成系统的关键推动因素 [12] - ASE通过投资硅光子封装、光引擎共封装和晶圆级光子组装技术，为光驱动性能的时代奠定基础 [12] ASE在先进封装领域的领先地位和创新战略 - ASE通过全面的异构集成（HI）战略，在先进封装领域处于创新前沿，从基于小芯片的架构到先进扇出和2.5D/3D集成，不断突破半导体封装的边界 [11] - VIPack™是ASE的下一代垂直集成先进封装平台，支持全系列先进封装技术，旨在满足下一代应用的性能、带宽和热要求 [26][27] - ASE预计2025年先进封装和测试收入将从2024年的6亿美元增长到超过16亿美元，其中超过75%来自前沿封装技术 [29] 先进封装的演进路径：从高密度到光子系统集成 - ASE的先进封装路线图显示了从高密度先进封装（Evo - 1）到光子系统集成（Evo - 2）的两阶段演进路径，与人工智能的数据中心时代相契合 [39] - 在Evo - 1阶段（2000年代初至今），ASE在倒装芯片BGA、2.5D IC、3D IC等技术上取得进展，实现了超过20倍的计算性能提升和高达70%的系统尺寸减小 [40] - 在Evo - 2阶段，光子系统集成将带来32倍的带宽密度提升和1/10的I/O能量消耗降低 [41] 硅光子集成从可插拔到共封装光学的转变 - 半导体行业的光学系统架构正从可插拔光学（2018 - 2020）、近封装光学（2020 - 2023）向共封装光学（2025及以后）演进 [47] - 共封装光学将硅光子引擎直接集成到ASIC或加速器的同一封装中，消除了大部分有损电气互连，实现超低能量消耗（<3 pJ/bit）和超过6.4T到12.8T的带宽可扩展性 [54] ASE在共封装光学领域的解决方案和挑战应对 - ASE正在构建一个完整的解决方案堆栈，将硅光子集成到先进异构集成（HI）封装中，以实现下一代共封装光学（CPO） [60] - 关键要素包括光纤连接组件和测试、小芯片集成选项、光引擎解决方案质量和系统级共封装集成 [61] - 向硅光子和共封装光学的过渡带来了可拆卸光纤接口和EIC/PIC组件测试的挑战，ASE通过采用可拆卸光纤解决方案和集成EIC/PIC测试协议来应对 [72][88] 硅光子和共封装光学成为半导体价值链的“新链接” - 硅光子（SiPh）和共封装光学（CPO）的出现是芯片、封装和系统交互和创造价值方式的范式转变，形成了一个新的水平链接，重新定义了数据在封装和系统内及之间的移动方式 [95][100] - 新一代人工智能应用对带宽和延迟有严格要求，CPO通过将光学直接嵌入到计算旁边，提供了可扩展、节能的解决方案 [101] 其他重要但是可能被忽略的内容 - 2025年5月27日，ASE集团企业研发副总裁Dr. CP Hung在HIR小组会议上发表主题演讲，强调高性能计算和以数据为中心的基础设施的未来取决于电子和光子的无缝融合 [17] - VIPack™的集成设计生态系统（IDE）提供了优化的设计工作流程，可将上市时间缩短并将设计效率提高达50% [27] - ASE在共封装光学中采用可拆卸光纤与芯片晶圆（CoW）无源耦合的方法，具有易于组装和维护、无源对准、测试可访问性等优势，但也面临机械稳定性和连接器标准等挑战 [77][83] - ASE强调使用双面晶圆探测系统进行EIC的电气测试（E - test）和PIC的光学测试（O - test），可提高生产良率 [91]