文章核心观点 - 文章回顾了约20年前由劳伦斯伯克利国家实验室杨培东团队在环栅晶体管（GAA-FET）领域的开创性研究，该研究通过自下而上的化学合成方法（化学气相沉积）成功制造了硅垂直集成纳米线场效应晶体管（Si VINFET），验证了环栅结构在纳米尺度下的可行性与性能优势，为当今半导体行业向GAA晶体管架构演进提供了早期的概念验证和技术启示 [1][2][9] GAA晶体管的技术演进与行业背景 - 环栅晶体管设计是继鳍式场效应晶体管之后的关键架构进步，其栅极完全环绕纳米级硅通道，能提供比FinFET更精确的电流控制，从而提高性能并降低功耗 [2][4] - 随着芯片制造工艺进入5纳米以下节点，FinFET的缩放面临栅极效率和能效下降的挑战，行业需要GAA等新结构来继续推动摩尔定律，实现更高的晶体管密度 [5] - 微芯片制造商的目标是将数百亿个晶体管封装到指甲盖大小的芯片中，晶体管尺寸需缩小至2纳米甚至更小 [5] 早期研究的创新方法与成果 - 2006年，杨培东团队在《纳米快报》上发表了开创性论文，首次展示了一种非传统的自下而上方法，利用化学气相沉积技术生长垂直硅纳米线，并以此制造出功能性的环栅晶体管结构 [6][9] - 该团队使用行业标准材料，通过化学合成而非传统光刻技术，实现了环绕栅极结构，证明了该架构的根本可行性 [6][9] - 早期制备的原型器件（Si VINFET）将硅纳米线的外延生长与自上而下的制备工艺相结合，其电学性能已与当时的标准晶体管及其他基于纳米线的器件相当 [10][25] 环栅晶体管的结构优势与潜力 - 理论及早期研究表明，与双栅极的FinFET器件相比，环绕栅极结构因其高栅极耦合效率，可使短沟道效应降低35% [13] - 利用垂直排列的高长径比纳米线沟道，沿单根纳米线长度方向制备多个栅极和源/漏连接，可显著提高单位面积的晶体管密度，实现三维集成 [12][13][25] - 将纳米线嵌入低电荷俘获密度的二氧化硅中，可消除阈值电压滞后现象，使晶体管性能更稳定、更具可重复性 [12][16] 原型器件的具体性能表现 - 研究的11个器件的平均阈值电压为-0.39±0.19V，开关电流比范围为10⁴至10⁶ [16][20] - 器件的归一化跨导范围为0.65-7.4 μS/μm，与高性能绝缘体上硅MOSFET和p型硅纳米线器件的报道值相当 [17][19] - 计算得到的空穴迁移率范围为7.5-102 cm²·V⁻¹·s⁻¹，平均值为52 cm²·V⁻¹·s⁻¹，与未功能化的p型硅纳米线报道值处于同一数量级 [19] - 对于栅极氧化层厚度为300 Å的典型器件，其亚阈值斜率值为120mV/十倍频，虽为理论极限的两倍，但已远小于当时具有背栅或顶栅结构的纳米线器件的典型值（通常>300mV/十倍频） [20] 技术可扩展性与应用演示 - 研究团队已成功制备出硅纳米线沟道直径仅为6.5纳米的器件，明确证明了进一步缩小器件尺寸的能力 [22] - 通过将器件与一个200 MΩ电阻串联，成功制备了反相器电路，演示电压增益约为28，证明了其在数字逻辑应用中的可行性 [24] - 通过传统热氧化工艺，可将沟道直径轻松缩小至5纳米以下，这种高长径比的薄体结构难以通过传统光刻技术实现 [14]