如果您希望可以时常见面，欢迎标星收藏哦~ 来源 ： 内容 编译自 wccftech 。 看来 NVIDIA 和 AMD 正在竞相打造更卓越的 AI 架构，两家公司都在修改其下一代设计以获得 优势。 NVIDIA 和 AMD 未来的 AI 产品备受期待，因为它们计划在多个方面进行大规模升级，包括功 耗、内存带宽、工艺节点利用率等等。然而，根据一些报告和 SemiAnalysis 的一篇 X 文章， AMD 的 Instinct MI450 AI 系列与 NVIDIA 的 Vera Rubin 之间的竞争预计将比以往产品更加激 烈，因此，随着时间的推移，架构发生了许多变化。 SemiAnalysis 援引了 AMD 高管 Forrest Norrod 的言论，其中提到他对 MI450 产品线持乐观态 度。他声称，Instinct MI450 AI 产品线将成为 AMD 的"米兰时刻"，这指的是随着 EPYC 7003 系列服务器处理器的推出，EPYC 产品线发生了怎样的变化。更重要的是，Norrod 明确表示， MI450 将比 NVIDIA 的 Vera Rubin 更具竞争力，并且下一代产品线将毫不犹豫地采用 ...

英特尔Arrow Lake架构设计 - 英特尔Arrow Lake架构采用chiplet设计，包含计算芯粒、I/O芯粒、SoC芯粒和GPU芯粒，并配有填充芯粒提供结构支撑 [1] - 计算芯粒采用台积电N3B工艺(117.241平方毫米)，I/O芯粒和SoC芯粒使用台积电N6工艺(分别为24.475和86.648平方毫米)，基底芯粒使用英特尔22nm FinFET工艺 [3] - 这是英特尔首个几乎完全使用竞争对手制程节点制造的架构(除基底外) [3] 芯粒功能组成 - I/O芯粒包含Thunderbolt 4控制器/显示PHY、PCIe缓冲器和PHY模块 [3] - SoC芯粒包含显示引擎、媒体引擎、PCIe PHY和缓冲器、DDR5内存控制器 [3] - GPU芯粒集成四个Xe GPU核心和一个基于Arc Alchemist架构的Xe LPG渲染单元 [3] 缓存结构与核心布局 - 每个P核配有3MB L3缓存(总计36MB)，每组E核集群有3MB L2缓存(1.5MB共享) [5] - E核集群可访问P核共享的L3缓存，这是架构的重大改进 [5] - 核心布局将E核夹在P核之间(而非单独成簇)，8个P核分布在边缘和中部，4组E核集群(每组4核)夹在P核之间 [5] 架构性能与影响 - 当前互连延迟问题导致性能表现不如AMD Ryzen 9000系列和英特尔第14代处理器 [6] - 向chiplet架构转型将为未来架构优化带来可能性，包括独立开发芯粒、采用不同制程节点、提升良率、优化流程和降低成本 [6] - 这是英特尔首次在桌面市场引入chiplet设计，也是迄今为止最复杂的架构之一 [5][6]