High NA EUV光刻技术发展现状 - ASML确认High NA EUV为未来重点 二季度财报显示一台设备收入确认导致毛利率拉低 但整体毛利率仍达53.7% [2] - 英特尔使用High NA EUV设备在一个季度内曝光超过3万片晶圆 使特定工艺步骤从40个减少到10个以下 三星同期层周期时间缩短60% 技术成熟速度远超早期低数值孔径EUV设备 [2] 三星对High NA EUV的布局 - 三星为提升2nm GAA制程良率采购High NA EUV光刻机 目前Exynos 2600芯片测试良率达30% 距离量产所需70%良率仍有差距 [4] - 三星计划在2027年实现1.4nm节点量产 正评估在该工艺中使用High NA EUV的可能性 [5] - ASML年产能仅5-6台High NA EUV设备 且受政府出口管制限制 三星采购数量受限 [5] SK海力士率先引入High NA EUV - SK海力士在M16晶圆厂组装业界首台Twinscan NXE:5200B高数值孔径EUV系统 用于DRAM原型开发及未来量产 [8] - 该设备可简化EUV工艺 加速下一代存储器开发 提升产品性能和成本竞争力 [9] - SK海力士计划在2030年代将DRAM生产过渡到High NA EUV技术 目前主要用于加速原型设计而非直接生产 [10] 台积电与美光的技术路线 - 台积电明确A16（1.6nm）和A14（1.4nm）工艺无需使用High NA EUV设备 技术团队通过创新将低数值孔径EUV分辨率提升至接近High NA水平（13.5nm vs 8nm） [12][13] - 台积电预计2027-2028年才可能引入High NA EUV 重点考量投资回报率而非技术先进性 [13] - 美光2025年才首次将EUV引入DRAM生产 High NA EUV采用时间未定 [14] 其他厂商动态与技术趋势 - 日本Rapidus计划2027年起在2nm工艺中使用最多10台EUV光刻机（型号NXE:3800E） 未来可能采购High NA EUV [14] - 行业出现技术路径分歧：新型晶体管架构（如GAAFET和CFET）通过垂直堆叠减少对光刻依赖 转向更注重蚀刻技术 [16][17] - High NA EUV设备单价高达4亿美元 成本高昂导致厂商采购犹豫 [16]