异构设计

搜索文档
赛道Hyper | 媲美CoWoS:英特尔突破先进封装技术
华尔街见闻· 2025-06-02 13:52
公司技术进展 - 英特尔在电子元件技术大会(ECTC)上披露了EMIB-T芯片封装技术突破,包括新分散式散热器设计和热键合技术,可提高可靠性和良率并支持更精细的芯片间连接 [1] - EMIB-T技术升级集中在三方面:引入TSV垂直互连、集成高功率MIM电容器、跃升封装尺寸与集成密度 [1] - EMIB-T支持最大120x180毫米封装尺寸,单个封装可集成超过38个桥接器和12个矩形裸片,凸块间距达45微米,未来计划缩小至25微米 [2] - EMIB-T通过TSV供电将电源传输电阻降低30%以上,数据传输速率达32 Gb/s+,带宽提升约20%,延迟减少约15% [6][7] - 该技术支持有机基板和玻璃基板,后者可实现25微米凸块间距和更高效信号传输,是未来封装战略重点 [7] 技术应用与优势 - EMIB-T能稳定支持HBM4/4e内存的3.2 TB/s带宽,适用于AI加速器、数据中心处理器和超算芯片 [7][8] - 新型热压粘合工艺提升大型封装基板制造良率和可靠性,分解式散热器技术可将热界面材料焊料空隙减少25%,支持TDP高达1000W的芯片封装 [7] - 该技术为Chiplet设计提供统一封装平台,支持多来源芯片(如英特尔CPU、第三方GPU和内存)集成,AWS和思科已合作应用于下一代服务器 [8] - 与台积电CoWoS相比,EMIB-T在电源完整性和信号稳定性更具优势,Foveros-R/B等衍生技术拓展了应用场景 [9] 商业化与战略规划 - 西门子EDA推出基于TSV的EMIB-T参考流程,构建从热分析到信号完整性的完整工具链加速商业化 [9] - 英特尔计划2025年下半年实现EMIB-T量产,凸块间距从45微米逐步缩小至25微米,2028年目标单个封装集成超24颗HBM [9] - 公司采用开放策略,为完全不使用英特尔制造组件的芯片提供封装服务,以拓展代工厂客户关系 [9] - 该技术是英特尔代工厂战略的重要组成部分,将影响全球半导体封装技术发展方向 [9] 行业背景 - 现代处理器采用复杂异构设计集成多种计算和内存组件以提升性能、成本和能效 [4] - 先进封装技术是异构设计的基石,行业正向Chiplet设计转型 [5] - 英特尔需持续推进新技术研发以与台积电等竞争对手保持同步 [6]