高带宽闪存（HBF）的技术概念与挑战 - 高带宽闪存（HBF）通过堆叠多层NAND芯片来创造前所未有的存储容量，但同时也带来了艰巨的工程挑战[1] - HBF的发展理念是利用成本更低的闪存为GPU提供更多内存，以补充高带宽内存（HBM），但闪存的访问速度比DRAM慢[1][4] 高带宽内存（HBM）的技术发展路线 - 当前HBM3E技术有8到16层堆叠，SK海力士的16层器件可提供48GB容量[3] - HBM4预计在2026年推出，容量为36/48GB，带宽将翻倍至2TB/s[3][4] - HBM5需要在DRAM堆叠层中使用超过4000个硅通孔（TSV）[3] - 根据路线图，HBM6至HBM8代将持续提升性能，HBM8（2038年）的数据传输速度预计达到32Gbps，带宽高达64TB/s[4] HBF的架构与容量潜力 - HBF架构将堆叠多层NAND芯片，每层芯片连接到底层逻辑芯片，再通过中介层将数据路由到GPU[4] - 一个12层HBF堆叠（使用238层3D NAND）总层数达2866层，容量为768GB[9] - 一个16层堆叠（使用321层3D NAND）总层数达5136层，容量很可能超过1TB[9] HBF面临的技术与商业化挑战 - HBF堆叠中多个3D-NAND芯片的连接将导致器件二维尺寸增大，并使中介层信号传输到GPU的复杂性显著增加[9][10] - GPU与HBM、HBF之间的连接需要复杂协调，行业主导厂商英伟达的深度参与至关重要[10] - 制定HBF标准至关重要，以便让多家供应商展开竞争，防止垄断定价，Sandisk和SK海力士正积极参与标准化工作[10] - HBF距离商业化应用预计还有两年或更长时间[10]