英伟达HBM Base Die计划 - 英伟达启动自家HBM Base Die设计计划 锁定3nm制程节点 预计2027年下半年小量试产 [2] - 该计划可能改写下一代HBM市场竞争版图 目前SK海力士市占率最高且采用自制Base Die方案 [2] - 若HBM传输速度需提升至10Gbps以上 需借助台积电12nm或更先进制程制作Base Die [2] HBM技术发展现状 - SK海力士推出新一代12层堆栈HBM4样品 容量36GB 频宽突破每秒2TB 较HBM3E提升逾60% [3] - SK海力士计划在HBM Base Die中导入全球晶圆代工领导厂的逻辑制程 以提升效能与能耗比 [3] - HBM4世代将迈向更高速 更高堆栈 更复杂封装整合的新局面 [3] 市场竞争与生态影响 - 英伟达自制Base Die意图强化NVLink Fusion开放架构平台 提供更多模块化选择 [3] - CSP大厂因不愿受英伟达掣肘 可能不倾向采用其Base Die 对ASIC业者冲击有限 [3] - 存储器厂商在复杂Base Die IP与ASIC设计能力相对薄弱 但ASIC公司如创意已具备完整IP与设计平台 [2] 行业技术趋势 - HBM4需整合UCIe高速界面对外通讯 Base Die设计难度大幅提升 [2] - 标准型HBM4采用台积电12nm制程即可支援 但供应链主导权仍握在SK海力士手中 [2] - HBM市场因英伟达与SK海力士的竞争将迎来新一波变革 [3]