产品与技术突破 - 大日本印刷株式会社成功开发出电路线宽为10纳米的NIL纳米压印光刻掩膜版 可用于相当于1.4纳米级逻辑半导体的电路图形化 [1] - 该产品面向智能手机、数据中心、NAND闪存等应用场景中尖端逻辑芯片的微型化需求 [1] - 公司在工艺中引入自对准双重成像技术 对光刻形成的图形进行薄膜沉积和蚀刻 使图形密度实现翻倍 从而实现了10纳米线宽 [4] 技术优势与行业背景 - 纳米压印光刻技术通过将电路图形直接压印到基板材料上 为制造商在部分工艺环节降低曝光能耗、优化成本结构提供了新的技术路径 [3] - 基于纳米压印的超细半导体节能加工技术 可将曝光环节的能源消耗降至当前主流制程的大约十分之一 [4] - 随着终端设备性能提升 市场对更先进制程逻辑半导体的需求加大 但极紫外光刻技术在生产中需要巨额资本支出及高能耗 制造成本与环境负担成为行业焦点 [3] - 此次推出的10纳米线宽掩膜版可在部分图形化环节替代极紫外光刻 为尚未导入极紫外生产线的半导体制造商提供先进逻辑制程选项 [3] 商业化与市场计划 - 公司已启动客户评估工作 计划于2027年实现量产 [1] - 公司力争在2030财年将纳米压印相关业务销售额提升至40亿日元 [1] - 公司计划在2025年12月17日至19日于东京国际展览中心举办的SEMICON Japan 2025上展出该产品 以加深与全球半导体制造企业及设备厂商的交流 [5] - 公司将持续推动技术升级和产能扩充 以匹配未来市场放量节奏 将相关业务培育为公司半导体板块的重要增长点 [4] 产品性能与研发基础 - 公司称本次研发利用了其在光掩模制造领域长期积累的高精度图形化能力 并结合了晶圆制造工艺技术 从而在产品精度、稳定性与可量产性方面满足先进逻辑半导体的要求 [4] - 通过向客户供应该光刻掩膜版 有望在保持图形精度和线宽控制的前提下 扩大先进制程图形化的工艺选择空间 协助客户在制造成本和环境负担之间取得平衡 [3] - 公司认为 随着逻辑器件持续向更精细线宽演进 纳米压印工艺在部分节点可能具备一定经济性优势 [3]