AI HPC先进封装技术趋势 - AI HPC对异质整合的需求高度依赖先进封装技术，其中台积电的CoWoS解决方案是关键[1] - 随着云端服务业者加速自研ASIC，为整合更多复杂功能芯片，对封装面积的需求不断扩大[1] - 已有云端服务业者开始考量从台积电的CoWoS方案转向英特尔的EMIB技术[1] CoWoS技术发展与市场应用 - CoWoS方案通过中介层连结主运算逻辑芯片、存储器、I/O等不同功能芯片并固定在基板上，已发展出CoWoS-S、CoWoS-R与CoWoS-L等技术[1] - 随着英伟达Blackwell平台2025年进入规模量产，市场需求高度倾向内嵌硅中介层的CoWoS-L[1] - 英伟达下世代Rubin平台也将采用CoWoS-L技术，并进一步推升光罩尺寸[1] CoWoS面临的挑战 - AI HPC需求旺盛导致CoWoS面临产能短缺、光罩尺寸限制以及价格高昂等问题[2] - CoWoS多数产能长期由英伟达GPU占据，导致其他客户遭到排挤[2] - 封装尺寸以及美国制造需求，促使谷歌、Meta等北美云端服务业者开始积极与英特尔接洽EMIB解决方案[2] EMIB技术的优势 - EMIB结构简化，舍弃昂贵且大面积的中介层，直接使用内嵌在载板的硅桥进行芯片互连，简化整体结构，良率相对CoWoS更高[2] - EMIB热膨胀系数问题较小，因只在芯片边缘嵌硅桥，整体硅比例低，硅与基板接触区域少，热膨胀系数不匹配问题较小，不易产生封装翘曲与可靠度挑战[2] - 在封装尺寸上，CoWoS-S仅能达到3.3倍光罩尺寸，CoWoS-L目前发展至3.5倍，预计2027年达9倍；而EMIB-M已可提供6倍光罩尺寸，预计2026年至2027年可支援到8倍至12倍[3] - 价格部分，因EMIB舍弃价格高昂的中介层，能为AI客户提供更具成本优势的解决方案[3] EMIB技术的局限性与市场定位 - EMIB技术受限于硅桥面积与布线密度，可提供的互连带宽相对较低、讯号传输距离较长，并有延迟性略高的问题[3] - 目前仅ASIC客户在较积极评估洽谈导入EMIB技术[3] - 英特尔自2021年宣布设立独立的晶圆代工服务事业群，耕耘EMIB先进封装技术多年，已应用至自家服务器CPU平台Sapphire Rapids和Granite Rapids等[3] - 随着谷歌决定在2027年TPUv9导入EMIB试用，Meta亦积极评估规划用于其MTIA产品，EMIB技术有望为英特尔代工服务业务带来重大进展[3] - 英伟达、超威等对带宽、传输速度及低延迟需求较高的GPU供应商，仍将以CoWoS为主要封装解决方案[3]