High NA EUV光刻技术发展现状 - ASML确认高数值孔径EUV光刻机已实现收入 虽拉低毛利率但整体毛利率仍达53.7% [1] - 英特尔使用High NA EUV设备单季度曝光超3万片晶圆 工艺步骤从40个缩减至10个以下 [1] - 三星通过该技术使特定层周期时间缩短60% 技术成熟速度远超早期低数值孔径EUV设备 [1] 三星对High NA EUV的布局 - 三星为提升2nm GAA制程良率采购High NA EUV设备 目标将Exynos 2600芯片良率从30%提升至70%量产门槛 [2][3] - 三星计划将设备用于1.4nm工艺开发 目标2027年实现量产 [3] - 受ASML年产量限制（仅5-6台）及政府出口管制 采购数量受限 [3] SK海力士率先引入High NA EUV - 与ASML合作组装业界首台Twinscan NXE:5200B光刻机 用于DRAM原型开发及未来量产 [6] - 设备将加速下一代DRAM研发 简化现有EUV工艺并提升产品性能与成本竞争力 [6] - 此举使SK海力士超越美光、三星等竞争对手 成为行业首批采用0.55数值孔径光学系统的企业 [7] 存储行业技术路线分化 - 三星可能延迟在DRAM生产中使用High NA EUV 因成本高昂且DRAM架构将向3D DRAM演进（6F²→4F²→3D）[4] - 3D DRAM通过垂直堆叠提升密度 可使用ArF光刻技术无需EUV设备 [4] - SK海力士计划2030年代全面过渡至High NA EUV生产 设备将用于测试图案化极限及新材料开发 [8] 台积电与美光的技术选择 - 台积电明确A16（1.6nm）及A14（1.4nm）工艺无需High NA EUV设备 将通过创新延长现有EUV寿命 [11] - 台积电技术团队实现1.4nm节点无需High NA EUV（分辨率8nm vs 低NA EUV的13.5nm） 强调投资回报最大化 [11][12] - 美光2025年才首次引入EUV生产DRAM 对High NA EUV采用持更谨慎态度 [12] 其他潜在参与者 - 日本Rapidus计划2027年起使用10台EUV设备（NXE:3800E型号）生产2nm芯片 未来可能采购High NA EUV [13] - 英特尔作为首家High NA EUV客户 采购量取决于晶圆制造进展 短期可能无重大变化 [9] 行业技术演进争议 - High NA EUV设备成本高达4亿美元 厂商采用犹豫 [14] - 新兴晶体管架构（GAAFET、CFET）通过垂直堆叠减少对光刻依赖 转向侧重蚀刻技术 [14][15] - 环栅场效应晶体管（GAAFET）和互补场效应晶体管（CFET）需精确横向材料去除 推动行业关注点从光刻转向蚀刻 [15]